[發明專利]西格瑪溝槽刻蝕方法、鍺硅外延層的形成方法及PMOS器件在審
| 申請號: | 201910694171.1 | 申請日: | 2019-07-30 |
| 公開(公告)號: | CN110416088A | 公開(公告)日: | 2019-11-05 |
| 發明(設計)人: | 邱靖堯 | 申請(專利權)人: | 上海華力集成電路制造有限公司 |
| 主分類號: | H01L21/336 | 分類號: | H01L21/336;H01L29/08 |
| 代理公司: | 上海浦一知識產權代理有限公司 31211 | 代理人: | 郭四華 |
| 地址: | 201203 上海市浦*** | 國省代碼: | 上海;31 |
| 權利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關鍵詞: | 濕法刻蝕 鍺硅外延層 溝槽刻蝕 半導體集成電路制造 形貌 干法刻蝕 溝槽形貌 控制能力 | ||
1.一種西格瑪溝槽刻蝕方法,其特征在于,包括:
S1:提供一半導體襯底,半導體襯底上包括由場氧化層隔離出的有源區,在有源區內形成有N阱,在N阱上形成有PMOS的柵極結構和PMOS的源漏區;
S2:進行干法刻蝕,在PMOS的源漏區形成半導體襯底溝槽;
S3:進行第一次濕法刻蝕,刻蝕半導體襯底溝槽以形成西格瑪溝槽初始形貌;以及
S4:進行第二次濕法刻蝕,刻蝕西格瑪溝槽初始形貌以形成西格瑪溝槽。
2.根據權利要求1所述的西格瑪溝槽刻蝕方法,其特征在于,在S3中,第一次濕法刻蝕工藝持續的時間為140秒至220秒之間。
3.根據權利要求1所述的西格瑪溝槽刻蝕方法,其特征在于,在S3中,使用DHF+TMAH+SC1進行濕法刻蝕半導體襯底溝槽以形成西格瑪溝槽初始形貌。
4.根據權利要求1所述的西格瑪溝槽刻蝕方法,其特征在于,在S3之后與S4之前還包括步驟Sa:測量S3中形成的西格瑪溝槽初始形貌的尺寸,并根據測得的西格瑪溝槽始形貌的尺寸計算S4中的第二次濕法刻蝕工藝所需的刻蝕時間。
5.根據權利要求4所述的西格瑪溝槽刻蝕方法,其特征在于,利用光學關鍵尺寸度量機臺測量S3中形成的西格瑪溝槽初始形貌的關鍵尺寸,先進制程控制系統根據測得的西格瑪溝槽初始形貌的關鍵尺寸計算第二次濕法刻蝕工藝所需的刻蝕時間。
6.根據權利要求1所述的西格瑪溝槽刻蝕方法,其特征在于,S4中的第二次濕法刻蝕工藝的刻蝕時間為50秒至100秒之間。
7.根據權利要求1所述的西格瑪溝槽刻蝕方法,其特征在于,在S4中,使用TMAH進行濕法刻蝕西格瑪溝槽初始形貌以形成西格瑪溝槽。
8.根據權利要求1所述的西格瑪溝槽刻蝕方法,其特征在于,在S2之后還包括步驟Sb:濕法清洗半導體襯底溝槽以清洗干法刻蝕后的副產物。
9.根據權利要求8所述的西格瑪溝槽刻蝕方法,其特征在于,在步驟Sb中使用DHF+SPM+SC1進行濕法清洗半導體襯底溝槽以清洗干法刻蝕后的副產物。
10.根據權利要求1所述的西格瑪溝槽刻蝕方法,其特征在于,步驟S1中,在半導體襯底上的有源區內還形成有P阱,在P阱上形成有NMOS的柵極結構,另在步驟S1之后,還包括步驟Sc:在半導體襯底上形成氮化硅層,氮化硅層形成PMOS的柵極結構的側墻和NMOS的柵極結構的側墻;Sd:對氮化硅表面處理工藝;以及Se:用光刻膠將NMOS區覆蓋,形成NMOS區阻擋層。
11.根據權利要求1所述的西格瑪溝槽刻蝕方法,其特征在于,步驟S2中,采用鹵族元素氣體進行干法刻蝕工藝。
12.一種鍺硅外延層的形成方法,其特征在于,在根據權利要求1所述的西格瑪溝槽刻蝕方法形成西格瑪溝槽后,還包括:S5:濕法清洗西格瑪溝槽;以及S6:在西格瑪溝槽中進行鍺硅外延生長,形成鍺硅外延層。
13.根據權利要求12所述的鍺硅外延層的形成方法,其特征在于,在步驟S5中使用SPM+SC1進行濕法清洗西格瑪溝槽。
14.一種PMOS器件,其特征在于,在PMOS器件的漏源區內包括采用權利要求12所述的鍺硅外延層的形成方法形成的鍺硅外延層。
該專利技術資料僅供研究查看技術是否侵權等信息,商用須獲得專利權人授權。該專利全部權利屬于上海華力集成電路制造有限公司,未經上海華力集成電路制造有限公司許可,擅自商用是侵權行為。如果您想購買此專利、獲得商業授權和技術合作,請聯系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/201910694171.1/1.html,轉載請聲明來源鉆瓜專利網。
- 同類專利
- 專利分類
H01L 半導體器件;其他類目中不包括的電固體器件
H01L21-00 專門適用于制造或處理半導體或固體器件或其部件的方法或設備
H01L21-02 .半導體器件或其部件的制造或處理
H01L21-64 .非專門適用于包含在H01L 31/00至H01L 51/00各組的單個器件所使用的除半導體器件之外的固體器件或其部件的制造或處理
H01L21-66 .在制造或處理過程中的測試或測量
H01L21-67 .專門適用于在制造或處理過程中處理半導體或電固體器件的裝置;專門適合于在半導體或電固體器件或部件的制造或處理過程中處理晶片的裝置
H01L21-70 .由在一共用基片內或其上形成的多個固態組件或集成電路組成的器件或其部件的制造或處理;集成電路器件或其特殊部件的制造





