[發明專利]一種電源鉗位ESD保護電路及集成電路結構

有效

• 申請號: 201910681905.2
• 申請日: 2019-07-26
• 公開（公告）號: CN110518561B
• 公開（公告）日: 2020-10-16
• 發明（設計）人: 王源;李云號;田明;王藝澤
• 申請（專利權）人: 北京大學
• 主分類號: H02H9/04
• 分類號: H02H9/04
• 代理公司: 北京路浩知識產權代理有限公司 11002
• 代理人: 馬瑞

1.一種電源鉗位ESD保護電路，其特征在于，包括：ESD檢測模塊、ESD觸發模塊和ESD泄放模塊；其中，

所述ESD檢測模塊，用于檢測ESD脈沖信號，當所述ESD脈沖信號滿足預設條件時，輸出ESD信號；

所述ESD觸發模塊，用于接收所述ESD信號，并根據所述ESD信號產生開啟信號；

所述ESD泄放模塊，用于接收開啟信號，并根據所述開啟信號泄放由所述ESD脈沖信號產生的靜電電荷；

所述ESD檢測模塊包括：電阻R0、電容C0以及由至少一個二極管串聯組成二極管串；所述電阻R0的一端連接電源電壓端VDD，另一端連接所述二極管串的正極，所述二極管串的負極連接所述電容C0的一端，所述電容C0的另一端接地；

所述ESD檢測模塊，用于當所述ESD脈沖信號的電壓大于所述二極管串的導通電壓，且在所述ESD脈沖信號的上升時間內所述電容C0不能及時充電，在所述二極管串的正負極間輸出所述ESD信號。

2.根據權利要求1所述的電源鉗位ESD保護電路，其特征在于，

所述ESD觸發模塊包括：PMOS晶體管Mp1、PMOS晶體管Mp2、NMOS晶體管Mn1、NMOS晶體管Mn2和NMOS晶體管Mn3，其中Mp1、Mp2、Mn1及Mn2共同組成一個二輸入或非門，所述晶體管Mn3為反饋晶體管；

其中，所述PMOS晶體管Mp1的源極連接所述電源電壓端VDD，所述PMOS晶體管Mp1的柵極連接所述二極管串的負極和所述NMOS晶體管Mn1的柵極，所述PMOS晶體管Mp1的漏極連接所述PMOS晶體管Mp2的源極，所述PMOS晶體管Mp2的柵極連接所述二極管串的正極，所述PMOS晶體管Mp2的漏極連接所述NMOS晶體管Mn1的漏極和所述NMOS晶體管Mn2的漏極，所述NMOS晶體管Mn1的源極和所述NMOS晶體管Mn2的源極接地，所述NMOS晶體管Mn2的柵極連接所述二極管串的正極。

3.根據權利要求2所述的電源鉗位ESD保護電路，其特征在于，所述ESD檢測模塊根據所述二極管串的正負極間輸出的所述ESD信號，開啟所述PMOS晶體管Mp1和PMOS晶體管Mp2，且關斷所述NMOS晶體管Mn1和NMOS晶體管Mn2，并在所述PMOS晶體管Mp2的漏極、所述NMOS晶體管Mn1的漏極和所述NMOS晶體管Mn2的漏極的交點處產生所述開啟信號。

4.根據權利要求2所述的電源鉗位ESD保護電路，其特征在于，所述ESD觸發模塊還包括：NMOS晶體管Mn3；

所述晶體管Mn3的源極接地，所述晶體管Mn3的柵極連接所述PMOS晶體管Mp2的漏極、所述NMOS晶體管Mn1的漏極和所述NMOS晶體管Mn2的漏極，所述晶體管Mn3的漏極連接所述二極管串的負極、所述PMOS晶體管Mp1的柵極和所述NMOS晶體管Mn1的柵極。

5.根據權利要求2所述的電源鉗位ESD保護電路，其特征在于，所述ESD泄放模塊包括：場效應晶體管BigFET；

所述場效應晶體管BigFET的柵極連接所述PMOS晶體管Mp2的漏極、所述NMOS晶體管Mn1的漏極和所述NMOS晶體管Mn2的漏極，所述場效應晶體管BigFET的漏極連接所述電源電壓端VDD，所述場效應晶體管BigFET的源極接地。

6.一種集成電路結構，其特征在于，包括多個電路模塊，其中至少一個電路模塊中具有如權利要求1-5任一所述的電源鉗位ESD保護電路，其余電路模塊均具有ESD泄放模塊。

7.根據權利要求6所述的集成電路結構，其特征在于，所述集成電路的適用工藝為：體硅工藝或者FD-SOI工藝。