[發明專利]電容單元及其制造方法

有效

• 申請號: 201910675399.6
• 申請日: 2019-07-25
• 公開（公告）號: CN111146002B
• 公開（公告）日: 2021-12-14
• 發明（設計）人: 林維昱;鄭世豪
• 申請（專利權）人: 力晶積成電子制造股份有限公司
• 主分類號: H01G4/228
• 分類號: H01G4/228;H01G4/30
• 代理公司: 北京市柳沈律師事務所 11105
• 代理人: 陳小雯

本發明公開一種電容單元及其制造方法，主要包括基板、形成于該基板上的隔離層、與位于該隔離層上的多個電容堆疊結構，以構成包含有多個電容單元的電容集成結構，如此可通過裁切以大量形成可作為電容的電容單元，由此以簡化電容的制造流程并降低制造成本。

技術領域

本發明涉及一種電容單元的制造方法及其結構，特別是涉及通過裁切以大量形成可作為電容的電容單元的一種電容單元的制造方法及其結構。

背景技術

現有電容(例如MLCC)的完整制造流程包括諸多工藝步驟，例如，調漿、瓷膜成型、印刷、堆疊、均壓、切割、去膠、燒結、倒角、沾銀、燒附、電鍍、測試、包裝等步驟，此產品制造程序雖然復雜卻十分成熟，相關產業鏈的供應商或者是產量，長期呈現一種足量供給的穩定狀態。直至近期隨著科技進步，物聯網、5G通訊、區塊鏈、人工智能、電動車各種新領域的應用被開發，以及各類型電子產品的功能日益提升，采用元件的種類與數量愈加龐大；主動元件使用數量的擴增與精密度的提高，使得搭配的被動元件數量也隨之倍數成長，積層陶瓷電容(MLCC)則為其中之最。因此，市場逐漸開始呈現供不應求的狀況，而近期被動元件供應商的增產計劃并無法完全滿足市場需求，缺貨的情況將會影響整體產業的發展。另一方面，如何在有限的空間之內將所有元件布局陳列是一大課題，為因應高密度的元件布局陳列，朝縮小元件面積甚至體積為勢在必行，傳統的電容制造工藝，無論是在面積的微縮或者產品的精密度都已經面臨挑戰。

有鑒于此，本發明使用一種有別于傳統積層陶瓷電容(MLCC)的材料、構造與制造流程，為市場供給提供另一項選擇。本發明也可降低面積微縮的困難度進而提高產品精密度，另一方面則可避免傳統積層陶瓷電容(MLCC)制造流程中高溫鍛燒的程序，進而達到節能減碳并降低其制造成本即為本申請待解決的技術課題。

發明內容

鑒于上述現有技術的缺點，本發明提供一種電容單元及其制造方法，除了提供市場額外的產能而同時解決微縮的困難度，并且簡化電容的制造流程與降低制造成本。

為達到上述目的及其他相關的目的，本發明提供一種電容單元的制造方法，包括：提供一基板；形成一隔離層于該基板上；形成一第一電容堆疊結構與一第二電容堆疊結構于該隔離層上；形成電極接點于該第一電容堆疊結構和該第二電容堆疊結構上，其中該電極接點被暴露，以使該電極接點、該第一、第二電容堆疊結構跟該隔離層與該基板結合構成一電容集成結構，其中，該隔離層使該基板與該第一、第二電容堆疊結構電性隔離；以及裁切該電容集成結構以形成獨立的一第一電容單元與第二電容單元，其中，該第一電容單元包含：兩個該電極接點、該第一電容堆疊結構、該隔離層與該基板的一部分，該第二電容單元包含：另外兩個該電極接點、該第二電容堆疊結構、該隔離層與該基板的另一部分。

較佳的，在上述制造方法中，形成該第一電容堆疊結構與該第二電容堆疊結構還包括以下步驟：

形成一第一導電層于該隔離層上；形成一電容介電層于該第一導電層上；形成一第二導電層于該電容介電層上；依次光刻蝕刻該第二導電層與該電容介電層及其下方的該第一導電層，以外露該電容介電層的一第一部分以及該隔離層的一第一部分；形成一層間介電層以覆蓋于該第二導電層上、該電容介電層的第一部分上、與該隔離層的第一部分上；光刻蝕刻該層間介電層，以形成多個第一導孔與多個第二導孔，其中，各該第一導孔穿過該電容介電層的第一部分以外露位于該電容介電層的第一部分下方的該第一導電層，各該第二導孔外露該第二導電層；分別填充一金屬材料于該多個第一導孔與該多個第二導孔中，以形成多個第一金屬導柱與多個第二金屬導柱；形成一第一焊墊于該多個第一金屬導柱的上方，且形成一第二焊墊于該多個第二金屬導柱的上方，其中，該第一焊墊通過該第一金屬導柱與該第一導電層電連接而構成一第一電極；該第二焊墊通過該第二金屬導柱與該第二導電層電連接而構成一第二電極。