[發(fā)明專利]半導(dǎo)體結(jié)構(gòu)及其形成方法

在審

• 申請?zhí)枺?/td>: 201910673529.2
• 申請日: 2019-07-24
• 公開（公告）號(hào): CN112289687A
• 公開（公告）日: 2021-01-29
• 發(fā)明（設(shè)計(jì)）人: 張海洋;紀(jì)世良;周玉華
• 申請（專利權(quán)）人: 中芯國際集成電路制造（上海）有限公司;中芯國際集成電路制造（北京）有限公司
• 主分類號(hào): H01L21/336
• 分類號(hào): H01L21/336;H01L29/06;H01L29/78
• 代理公司: 上海知錦知識(shí)產(chǎn)權(quán)代理事務(wù)所(特殊普通合伙) 31327
• 代理人: 高靜;李麗

一種半導(dǎo)體結(jié)構(gòu)及其形成方法，形成方法包括：提供基底，基底上依次形成有一個(gè)或多個(gè)堆疊的溝道疊層；形成橫跨溝道疊層的柵極結(jié)構(gòu)，柵極結(jié)構(gòu)覆蓋溝道疊層的部分頂部和部分側(cè)壁；刻蝕柵極結(jié)構(gòu)兩側(cè)的溝道疊層，在柵極結(jié)構(gòu)兩側(cè)的溝道疊層內(nèi)形成露出基底的第一凹槽；刻蝕第一凹槽底部的部分厚度的基底，在柵極結(jié)構(gòu)兩側(cè)的基底內(nèi)形成第二凹槽，第二凹槽的頂部與第一凹槽的底部相連通；在第二凹槽中形成隔離層；在第一凹槽中形成源漏摻雜層，源漏摻雜層位于隔離層上。通過隔離層，實(shí)現(xiàn)了源漏摻雜層與基底的電性隔離，有利于減小源漏摻雜層與基底之間的寄生電容和漏電流，且隔離層位于基底中，有利于改善底部穿通的問題。

技術(shù)領(lǐng)域

本發(fā)明實(shí)施例涉及半導(dǎo)體制造領(lǐng)域，尤其涉及一種半導(dǎo)體結(jié)構(gòu)及其形成方法。

背景技術(shù)

隨著半導(dǎo)體制造技術(shù)的飛速發(fā)展，半導(dǎo)體器件朝著更高的元件密度，以及更高集成度的方向發(fā)展，半導(dǎo)體工藝節(jié)點(diǎn)遵循摩爾定律的發(fā)展趨勢不斷減小。晶體管作為最基本的半導(dǎo)體器件目前正被廣泛應(yīng)用，因此隨著半導(dǎo)體器件的元件密度和集成度的提高，為了適應(yīng)工藝節(jié)點(diǎn)的減小，不得不不斷縮短晶體管的溝道長度。

晶體管溝道長度的縮短具有增加芯片的管芯密度，增加開關(guān)速度等好處。然而，隨著溝道長度的縮短，晶體管源極與漏極間的距離也隨之縮短，因此柵極對溝道的控制能力變差，使得亞閾值漏電(subthreshold leakage)現(xiàn)象，即所謂的短溝道效應(yīng)(short-channel effects，SCE)更容易發(fā)生，使晶體管的溝道漏電流增大。

因此，為了更好的適應(yīng)器件尺寸按比例縮小的要求，半導(dǎo)體工藝逐漸開始從平面晶體管向具有更高功效的三維立體式的晶體管過渡，如全包圍柵極(Gate-all-around，GAA)晶體管。全包圍柵極晶體管中，柵極從四周包圍溝道所在的區(qū)域，與平面晶體管相比，全包圍柵極晶體管的柵極對溝道的控制能力更強(qiáng)，能夠更好的抑制短溝道效應(yīng)。

發(fā)明內(nèi)容

本發(fā)明實(shí)施例解決的問題是提供一種半導(dǎo)體結(jié)構(gòu)及其形成方法，提升半導(dǎo)體結(jié)構(gòu)的性能。

為解決上述問題，本發(fā)明實(shí)施例提供一種半導(dǎo)體結(jié)構(gòu)的形成方法，包括：提供基底，所述基底上依次形成有一個(gè)或多個(gè)堆疊的溝道疊層，每一個(gè)所述溝道疊層包括犧牲層和位于所述犧牲層上的溝道層；形成橫跨所述溝道疊層的柵極結(jié)構(gòu)，所述柵極結(jié)構(gòu)覆蓋所述溝道疊層的部分頂部和部分側(cè)壁；刻蝕所述柵極結(jié)構(gòu)兩側(cè)的溝道疊層，在所述柵極結(jié)構(gòu)兩側(cè)的溝道疊層內(nèi)形成露出所述基底的第一凹槽；刻蝕所述第一凹槽底部的部分厚度的所述基底，在所述柵極結(jié)構(gòu)兩側(cè)的基底內(nèi)形成第二凹槽，所述第二凹槽的頂部與所述第一凹槽的底部相連通；在所述第二凹槽中形成隔離層；在所述第一凹槽中形成源漏摻雜層，所述源漏摻雜層位于所述隔離層上。

相應(yīng)的，本發(fā)明實(shí)施例還提供一種半導(dǎo)體結(jié)構(gòu)，包括：基底；溝道結(jié)構(gòu)層，位于所述基底上且與所述基底間隔設(shè)置，所述溝道結(jié)構(gòu)層包括一個(gè)或多個(gè)間隔設(shè)置的溝道層；柵極結(jié)構(gòu)，橫跨所述溝道結(jié)構(gòu)層，所述柵極結(jié)構(gòu)覆蓋所述溝道結(jié)構(gòu)層的部分頂部且包圍所述溝道層；隔離層，位于所述柵極結(jié)構(gòu)兩側(cè)的所述基底中；源漏摻雜層，位于所述柵極結(jié)構(gòu)兩側(cè)的溝道結(jié)構(gòu)層中，且所述源漏摻雜層位于所述隔離層上。

與現(xiàn)有技術(shù)相比，本發(fā)明實(shí)施例的技術(shù)方案具有以下優(yōu)點(diǎn)：

本發(fā)明實(shí)施例刻蝕所述柵極結(jié)構(gòu)兩側(cè)的溝道疊層，形成露出所述基底的第一凹槽后，還刻蝕所述第一凹槽底部的部分厚度的所述基底，在所述柵極結(jié)構(gòu)兩側(cè)的基底內(nèi)形成第二凹槽，隨后在所述第二凹槽中形成隔離層，后續(xù)在所述第一凹槽中形成源漏摻雜層，所述源漏摻雜層位于所述隔離層上，所述隔離層位于所述源漏摻雜層與所述基底之間，從而實(shí)現(xiàn)所述源漏摻雜層與所述基底的電性隔離，有利于減小所述源漏摻雜層與所述基底之間的寄生電容和漏電流，且所述隔離層位于所述基底中，有利于改善器件工作時(shí)發(fā)生底部穿通(punch through)的問題，提升了半導(dǎo)體結(jié)構(gòu)的性能。

附圖說明

圖1是一種半導(dǎo)體結(jié)構(gòu)的結(jié)構(gòu)示意圖；