[發明專利]存儲模塊、存儲系統和操作存儲模塊的方法

在審

• 申請號: 201910664343.0
• 申請日: 2019-07-23
• 公開（公告）號: CN111061648A
• 公開（公告）日: 2020-04-24
• 發明（設計）人: 金鐘勛;尹永;金旺洙;權裕晶;柳時薰;李榮鎬;樸星柱
• 申請（專利權）人: 三星電子株式會社
• 主分類號: G06F12/02
• 分類號: G06F12/02;G11C7/22;G11C8/06
• 代理公司: 北京市立方律師事務所 11330
• 代理人: 李娜

提供存儲模塊、存儲系統和操作存儲模塊的方法。該存儲模塊包括安裝在電路板上的半導體存儲設備和安裝在所述電路板上的控制設備。所述控制設備從外部設備接收命令、地址和時鐘信號，并將所述命令、所述地址和所述時鐘信號提供給所述半導體存儲設備。所述控制設備在正常操作期間在隱藏訓練模式下，通過將第一命令/地址和第一時鐘信號發送到所述半導體存儲設備中的至少一個半導體存儲設備，并從所述至少一個半導體存儲設備接收響應于所述第一命令/地址和所述第一時鐘信號的第二命令/地址和第二時鐘信號，對所述至少一個半導體存儲設備執行命令/地址訓練。

相關申請的交叉引用

本申請要求于2018年10月17日向韓國知識產權局(KIPO)提交的韓國專利申請No.10-2018-0123522的優先權，通過引用將該韓國專利申請的公開內容整體并入本文。

技術領域

本發明構思的示例性實施例涉及存儲模塊、存儲系統和操作存儲模塊的方法。

背景技術

半導體存儲器可以是使用諸如硅(Si)、鍺(Ge)、砷化鎵(GaAs)、磷化銦(InP)等半導體實現的存儲設備。半導體存儲設備通常分為易失性存儲設備和非易失性存儲設備。

易失性存儲設備指當電源關閉時所存儲的數據丟失的存儲設備。另一方面，非易失性存儲設備指當電源關閉時保留所存儲的數據的存儲設備。

動態隨機存取存儲器(DRAM)是一種易失性存儲設備，由于其存取速度高而被廣泛用作計算系統的工作存儲器、緩沖存儲器、主存儲器等。因為DRAM存儲單元通常包括電容器和晶體管，所以可能難以將單元尺寸減小到超過一定水平。因此，可能難以在有限的區域內實現高容量DRAM。為了實現高容量，可以以存儲模塊的形式提供多個DRAM。

發明內容

根據本發明構思的示例性實施例，一種存儲模塊包括安裝在電路板上的多個半導體存儲設備和安裝在所述電路板上的控制設備。所述控制設備從外部設備接收命令、地址和時鐘信號，并將所述命令、所述地址和所述時鐘信號提供給所述多個半導體存儲設備。所述控制設備在正常操作期間在隱藏訓練模式下，通過將第一命令/地址和第一時鐘信號發送到所述多個半導體存儲設備中的至少一個半導體存儲設備，并從所述至少一個半導體存儲設備接收響應于所述第一命令/地址和所述第一時鐘信號的第二命令/地址和第二時鐘信號，對所述至少一個半導體存儲設備執行命令/地址訓練。

根據本發明構思的示例性實施例，一種存儲系統包括存儲模塊和用于控制所述存儲模塊的存儲控制器。所述存儲模塊包括多個半導體存儲設備和控制所述多個半導體存儲設備的控制設備，并且所述多個半導體存儲設備和所述控制設備被安裝在電路板上。所述控制設備從所述存儲控制器接收命令、地址和時鐘信號，并將所述命令、所述地址和所述時鐘信號提供給所述多個半導體存儲設備。所述控制設備在正常操作期間在隱藏訓練模式下，通過將第一命令/地址和第一時鐘信號發送到所述多個半導體存儲設備中的至少一個半導體存儲設備，并從所述至少一個半導體存儲設備接收響應于所述第一命令/地址和所述第一時鐘信號的第二命令/地址和第二時鐘信號，對所述至少一個半導體存儲設備執行命令/地址訓練。

根據本發明構思的示例性實施例，提供一種操作存儲模塊的方法，其中，所述存儲模塊包括多個半導體存儲設備和控制所述多個半導體存儲設備的控制設備，并且所述多個半導體存儲設備和所述控制設備被安裝在電路板上。根據所述方法，在所述存儲模塊的初始訓練模式下，由所述控制設備對所述多個半導體存儲設備中的每個半導體存儲設備執行初始命令/地址訓練，以將與所述多個半導體存儲設備中的每一個相關聯的關于命令/地址與時鐘信號之間的時滯的初始時滯信息存儲在所述控制設備中的寄存器中；在所述多個半導體存儲設備中的每個半導體存儲設備中執行正常操作；由所述控制設備確定所述多個半導體存儲設備中的至少一個半導體存儲設備是否在所述正常操作期間進入隱藏訓練模式；由所述控制設備通過從進入所述隱藏訓練模式的所述至少一個半導體存儲設備接收命令/地址和時鐘信號來調整時滯；以及由所述至少一個半導體存儲設備基于調整后的時滯執行所述正常操作。