[發明專利]一種有序統計CFAR的DSP實現方法

在審

• 申請號: 201910658736.0
• 申請日: 2019-07-22
• 公開（公告）號: CN110376558A
• 公開（公告）日: 2019-10-25
• 發明（設計）人: 李靜靜;朱紅育;張楠;張軍;張開生;汪慧
• 申請（專利權）人: 西安電子工程研究所
• 主分類號: G01S7/36
• 分類號: G01S7/36;G01S7/41
• 代理公司: 西北工業大學專利中心 61204
• 代理人: 劉新瓊

本發明涉及一種有序統計CFAR的DSP實現方法，包括以下步驟：(a)輸入同相信號I和正交信號Q；(b)選取待檢測數據，包括檢測單元和鄰近的N個參考單元；(c)計算檢測單元幅度和參考單元幅度；(d)檢測單元幅度乘以門限乘積因子的倒數得到判決門限；(e)N個參考單元幅度分別與判決門限進行二元判決，若大于判決門限則判決結果為0，否則為1；(f)把N個二元判決結果進行累加得到二元積累檢測結果；(g)若檢測結果大于K，則檢測單元為目標，反之則為雜波；(h)輸出目標信息。該方法能夠把OS?CFAR的排序問題轉化成二元積累檢測問題，大大降低了運算量，縮短了處理時間，解決了OS?CFAR在DSP處理器中的實時實現問題。

技術領域

本發明屬于雷達信號處理技術領域。本發明具體涉及一種有序統計CFAR的DSP實現方法。該發明針對現有的有序統計CFAR設計中，運算時間長、不便于實時實現的問題提出的一種解決方案。

背景技術

恒虛警概率檢測研究是國際雷達信號處理領域的一個重要研究方向，而有序統計CFAR(OS-CFAR)是恒虛警概率檢測的重要方法之一，它能有效地抑制雜波邊緣效應和目標遮蔽效應，具有良好的恒虛警檢測性能，但由于存在排序時間長、難以實時實現等問題，早期工程中極少采用。近些年來隨著高速信號處理器DSP、FPGA等的廣泛使用，尤其是多核DSP高速信號處理板的使用，OS-CFAR有了應用于實際系統的硬件基礎。

OS-CFAR是通過對參考單元數據進行數值排序來獲得有序檢測統計量。假設檢測單元為X_D，保護單元為X_P，參考單元為{X₁,X₂,…,X_N}，對參考單元排完序后取序列的第K個數值作為有序檢測統計量，再乘以門限乘積因子T獲得檢測門限，若X_D大于檢測門限則判定為目標，反之則是雜波。

其過程等價于參考單元{X₁,X₂,…,X_N}先乘以門限乘積因子T，然后X_D分別與{TX₁,TX₂,…,TX_N}比較，若X_D大于序列的第K個數值則判定為目標，反之則是雜波，這就把排序問題轉化為二元積累檢測問題。基于上述思想，我們設計了一種有序統計CFAR的DSP實現方法。本發明主要側重于有序統計CFAR算法的DSP軟件實現，所有運算均在DSP處理器內部完成，DSP處理器選擇的是目前應用較為廣泛的TMS320C6678。

發明內容

要解決的技術問題

在傳統DSP軟件設計中，OS-CFAR存在運算量大、排序時間長等問題。為了避免現有技術的不足之處，本發明提出一種有序統計CFAR的DSP實現方法。

技術方案

一種有序統計CFAR的DSP實現方法，其特征在于在DSP處理器內部完成，步驟如下：

步驟1：獲得同相信號I和正交信號Q；

步驟2：選取一組待檢測數據，包括檢測單元X_D、保護單元X_P、參考單元{X₁,X₂,…,X_N}，其中{X₁,X₂,…,X_N/2}為前導參考窗，{X_N/2+1,X_N/2+2,…,X_N}為滯后參考窗；

步驟3：對檢測單元X_D和參考單元{X₁,X₂,…,X_N}分別進行復數IQ求模運算，得到各自的實部和虛部；

步驟3.1：求取檢測單元的實部和虛部的平方和，求取參考單元的實部和虛部的平方和；