[發明專利]半導體存儲器件及其操作方法

有效

• 申請號: 201910654101.3
• 申請日: 2019-07-19
• 公開（公告）號: CN111161787B
• 公開（公告）日: 2023-09-08
• 發明（設計）人: 金光淳
• 申請（專利權）人: 愛思開海力士有限公司
• 主分類號: G11C29/12
• 分類號: G11C29/12
• 代理公司: 北京弘權知識產權代理有限公司 11363
• 代理人: 許偉群;阮愛青

1.一種半導體存儲器件，包括：

內部電路；

寫入控制電路，其適用于：在正常寫入操作期間基于寫入選通信號來將寫入數據寫入所述內部電路，并且在測試寫入操作期間基于讀取選通信號來將測試數據寫入所述內部電路；以及

讀取控制電路，其適用于：在正常讀取操作或測試讀取操作期間產生所述讀取選通信號以及將所述讀取選通信號和從所述內部電路讀取的讀取數據一起輸出，并且在所述測試寫入操作期間產生所述讀取選通信號以及向所述寫入控制電路提供所述讀取選通信號，其中，在所述測試寫入操作期間，所述讀取控制電路將數據使能信號掩蔽，所述數據使能信號用于使所述讀取數據能夠被讀取。

2.如權利要求1所述的半導體存儲器件，其中，在所述正常寫入操作期間，

在從寫入命令被輸入時開始經過寫入延時WL和第一時間tDQSS之后，所述寫入控制電路控制所述寫入數據被寫入所述內部電路，所述第一時間tDQSS表示時鐘與所述寫入選通信號之間的偏斜。

3.如權利要求1所述的半導體存儲器件，其中，在所述測試寫入操作期間，

在從寫入命令被輸入時開始經過寫入延時WL、第一時間tDQSS和第二時間tDQSCK之后，所述寫入控制電路將所述測試數據寫入所述內部電路，所述第一時間tDQSS表示時鐘與所述寫入選通信號之間的偏斜，所述第二時間tDQSCK表示所述時鐘與所述讀取選通信號之間的偏斜。

4.如權利要求1所述的半導體存儲器件，其中，

在所述正常讀取操作或所述測試讀取操作期間，在從讀取命令被輸入時開始經過讀取延時RL和第二時間tDQSCK之后，所述讀取控制電路輸出所述讀取選通信號，所述第二時間tDQSCK表示時鐘與所述讀取選通信號之間的偏斜，以及

在所述測試寫入操作期間，在從寫入命令被輸入時開始經過寫入延時WL、第一時間tDQSS和所述第二時間tDQSCK之后，所述讀取控制電路輸出所述讀取選通信號，所述第一時間tDQSS表示時鐘與所述寫入選通信號之間的偏斜。

5.如權利要求1所述的半導體存儲器件，其中，所述讀取控制電路包括：

輸出控制電路，其適用于：基于讀取命令而將選通使能信號使能，基于測試模式信號和寫入命令而將所述選通使能信號使能，以及掩蔽所述數據使能信號，所述數據使能信號用于所述讀取數據被讀取；

時鐘延遲電路，其適用于：當所述選通使能信號被使能時，通過延遲時鐘的相位來產生多個延遲時鐘；以及

數據輸出電路，其適用于：通過將所述多個延遲時鐘組合來產生所述讀取選通信號，以及基于所述數據使能信號和所述多個延遲時鐘而輸出所述讀取數據。

6.如權利要求5所述的半導體存儲器件，其中，所述輸出控制電路包括：

測試信號發生器，其適用于：基于所述測試模式信號和所述寫入命令而產生第一測試信號，并將寫入延時WL和第一時間tDQSS反映到所述第一測試信號中，以及輸出第二測試信號，所述第一時間tDQSS表示所述時鐘與所述寫入選通信號之間的偏斜；

初步信號發生器，其適用于：基于所述讀取命令而將初步使能信號使能；

選通控制器，其適用于：基于所述第二測試信號和所述初步使能信號而將所述選通使能信號使能；以及

數據輸出掩蔽器，其適用于：基于所述第一測試信號來掩蔽所述數據使能信號。

7.如權利要求6所述的半導體存儲器件，其中，所述測試信號發生器包括：

邏輯元件，其適用于：對所述測試模式信號和所述寫入命令執行邏輯運算，以輸出所述第一測試信號；以及

延時反映元件，其適用于：將所述寫入延時WL和所述第一時間tDQSS反映到所述第一測試信號中，以輸出所述第二測試信號。

8.如權利要求6所述的半導體存儲器件，其中，所述數據輸出電路包括：

數據輸出組件，其基于所述數據使能信號而被使能，以基于所述多個延遲時鐘而輸出所述讀取數據；以及

選通發生器，其適用于通過將所述多個延遲時鐘組合來產生所述讀取選通信號。