[發明專利]閃存控制器以及用來存取閃存模塊的方法

有效

• 申請號: 201910647330.2
• 申請日: 2019-07-17
• 公開（公告）號: CN110739016B
• 公開（公告）日: 2021-10-15
• 發明（設計）人: 楊宗杰
• 申請（專利權）人: 慧榮科技股份有限公司
• 主分類號: G11C16/08
• 分類號: G11C16/08;G11C16/26;G11C16/04
• 代理公司: 深圳新創友知識產權代理有限公司 44223
• 代理人: 江耀純

本發明公開了一種用來存取一閃存模塊的方法，其中所述閃存模塊包括至少一閃存芯片，每一閃存芯片包括多個區塊，每一區塊包括多個頁面，以及所述方法包括：發送一讀取指令至所述閃存模塊以請求至少一記憶單元上的數據；以及基于來自所述閃存模塊的信息來分析所述至少一記憶單元的多個記憶細胞的狀態信息，以決定一解碼器采用的一解碼方法。本發明的閃存模塊能因應一個讀取指令將每一記憶細胞的多位信息輸出至所述閃存控制器，且每一記憶細胞的多位信息可指出所述記憶細胞的臨界電壓或狀態，因而大幅改善讀取效率；另外，本發明的解碼器能判斷所述多個狀態的所述多個數量是平衡的或是不平衡的以采用不同的解碼機制，以改善解碼效率。

技術領域

本發明關于閃存的存取控制，尤指一種用來進行閃存模塊的存取管理的方法、相關的閃存控制器以及電子裝置。

背景技術

近年來由于存儲器的技術不斷地發展，各種可攜式或非可攜式記憶裝置 (例如：分別符合SD/MMC、CF、MS、XD及UFS標準的記憶卡；又例如：固態硬盤(solid state drive,SSD)；又例如：分別符合UFS及EMMC規格的嵌入式(embedded)記憶裝置)被廣泛地實施于諸多應用中。因此，這些記憶裝置中的存儲器的存取控制遂成為相當熱門的議題。

以常用的NAND型閃存而言，其主要可包括單階細胞(single level cell, SLC)與多階細胞(multiple level cell,MLC)兩大類的閃存。單階細胞閃存中的每個被當作記憶細胞(memory cell)的晶體管只有兩種電荷值，分別用來表示邏輯值0與邏輯值1。另外，多階細胞閃存中的每個被當作記憶細胞的晶體管的存儲能力則被充分利用，是采用較高的電壓來驅動，以通過不同級別的電壓在一個晶體管中記錄至少兩位的信息(諸如00、01、11、10)。理論上，多階細胞閃存的記錄密度可以達到單階細胞閃存的記錄密度的至少兩倍，這對于曾經在發展過程中遇到瓶頸的NAND型閃存的相關產業而言，是非常好的消息。

相較于單階細胞閃存，由于多階細胞閃存的價格較便宜，并且在有限的空間里可提供較大的容量，故多階細胞閃存很快地成為市面上的記憶裝置競相采用的主流。然而，多階細胞閃存的不穩定性所導致的問題也一一浮現。為了確保在記憶裝置中對閃存的存取控制能符合相關規范，閃存的控制器通常備有某些管理機制以妥善地管理數據的存取。

依據現有技術，具備上列管理機制的記憶裝置仍有不足之處。例如，當三階細胞(triple level cell,TLC)被應用于記憶裝置時，會有位錯誤率增加等問題。雖然針對來自三階細胞閃存的讀取數據的傳統感測方案已被提出來嘗試解決這些問題，但在具有四階細胞(Quadruple level cell,QLC)閃存的記憶裝置上并不管用。尤其，傳統感測方案對于在四階細胞閃存中的每記憶細胞的高階存儲電位(high-level per memory cell)并不好。因此，需要一種新穎的方法以及相關架構，以在沒有副作用或較不會帶來副作用的強況下加強整體效能。

發明內容

本發明的一目的在于公開一種用來進行一記憶裝置的存取管理的方法，即使在一高密度存儲排列下依然能有效率地取得足夠的信息供解碼運作的用以解決上述問題。

本發明一實施例揭示了一種閃存控制器，其中所述閃存控制器耦接至一閃存模塊，所述閃存模塊包括至少一閃存芯片，每一閃存芯片包括多個區塊，每一區塊包括多個頁面，以及所述閃存控制器包括一存儲器、一微處理器以及一控制邏輯。所述存儲器是用來存儲一程序代碼，以及所述微處理器是用來執行所述程序代碼以通過所述控制邏輯來存取所述閃存模塊。在所述閃存控制器的運作中，在所述微處理器發送一讀取指令至所述閃存模塊以請求至少一記憶單元(memory unit)上的數據以后，所述控制邏輯基于來自所述閃存模塊的信息來分析所述至少一記憶單元的多個記憶細胞(memory cell)的狀態信息，以決定所述控制邏輯中的一解碼器采用的一解碼方法。