[發明專利]半導體器件及其制備方法

在審

• 申請號: 201910647082.1
• 申請日: 2019-07-17
• 公開（公告）號: CN110828571A
• 公開（公告）日: 2020-02-21
• 發明（設計）人: 馬丁·多梅杰
• 申請（專利權）人: 半導體元件工業有限責任公司
• 主分類號: H01L29/78
• 分類號: H01L29/78;H01L21/336;H01L21/337
• 代理公司: 北京派特恩知識產權代理有限公司 11270
• 代理人: 尚玲;陳萬青

本發明公開了一種半導體器件及其制備方法，所述半導體器件包括源極區，所述源極區被配置為提供MOSFET的MOSFET源極的至少一部分以及JFET的JFET源極的至少一部分。所述半導體器件包括JFET溝道區，所述JFET溝道區與所述源極區和所述MOSFET的MOSFET溝道區串聯，并且設置在第一JFET柵極和第二JFET柵極之間。所述半導體器件包括JFET漏極，所述JFET漏極至少部分地設置在所述MOSFET的柵極的柵極絕緣體和所述JFET溝道區的至少一部分之間，并且與所述第一JFET柵極和所述第二JFET柵極電接觸。該類型的半導體器件的各種示例性實施方式為SiC功率MOSFET提供改善的短路能力和耐久性，對R_DS?ON的影響最小。

技術領域

本說明書涉及碳化硅半導體器件及其制備方法。

背景技術

碳化硅(SiC)半導體器件(諸如SiC MOSFET)具有多個有利特征，例如，與傳統的硅基器件相比。例如，SiC MOSFET非常適合于高功率應用。SiCMOSFET能夠處理高電壓和高操作溫度。另外，SiC MOSFET具有低漏極到源極導通電阻(R_DS-ON)(當設計為具有短溝道區時)和快速開關以及低功率損耗，從而實現高效操作。

然而，一些此類有利特征也與潛在的困難或挑戰相關聯。例如，在短路操作期間，上面提到的短溝道區可能導致電流上升到非常高的電平(例如，對于1200V SiC MOSFET，V_DS＝600-800V)。另外，較低的R_DS-ON雖然在正常操作期間具有優勢，但導致較差的短路耐久性。例如，短路電流密度在此類情況下增加，這導致功率密度增加和短路故障時間減少。

發明內容

根據一個方面，半導體器件包括源極區，該源極區被配置為提供MOSFET的MOSFET源極的至少一部分以及JFET的JFET源極的至少一部分。半導體器件包括JFET溝道區，該JFET溝道區與源極區和MOSFET的MOSFET溝道區串聯，并且設置在第一JFET柵極和第二JFET柵極之間。半導體器件包括JFET漏極，該JFET漏極至少部分地設置在MOSFET的柵極的柵極絕緣體和JFET溝道區的至少一部分之間，并且與第一JFET柵極和第二JFET柵極電接觸。

根據另一方面，半導體器件包括MOSFET和JFET，JFET與MOSFET的MOSFET溝道區串聯，JFET具有第一JFET柵極和第二JFET柵極，第一JFET柵極和第二JFET柵極均短接到JFET的JFET源極，其中，第一JFET柵極設置在半導體器件的表面和JFET的JFET溝道區之間，并且JFET的JFET漏極設置在第一JFET柵極和MOSFET溝道區之間。

根據又一方面，制備半導體器件的方法包括：在第二導電類型的外延層中形成第一導電類型的阱；在阱內形成JFET溝道區，JFET溝道區具有第二導電類型；在JFET溝道區上形成第一JFET柵極，第一JFET柵極具有第一導電類型；形成JFET源極區和JFET漏極區，JFET源極區和JFET漏極區具有第二導電類型，第一JFET柵極被設置在JFET源極區和JFET漏極區之間；在JFET源極區和阱之間形成電觸點，以提供阱的至少一部分作為JFET的電連接到JFET源極區的第二JFET柵極；形成MOSFET的MOSFET源極觸點，MOSFET源極觸點電連接到JFET源極和第一JFET柵極，并且通過電觸點電連接到第二JFET柵極；以及形成MOSFET的MOSFET柵極，MOSFET柵極與JFET漏極、阱和外延層至少部分地交疊。

一個或多個實施方式的細節在隨附附圖和以下描述中闡明。其他特征將從說明書和附圖中以及從權利要求書中顯而易見。

附圖說明

圖1是SiC功率金屬氧化物半導體場效應晶體管(MOSFET)的框圖，該MOSFET具有串聯連接的結型柵場效應晶體管(JFET)，該JFET具有短接到其源極區的雙面柵極以改善短路性能。