[發(fā)明專利]基于FPGA的高速數(shù)據(jù)轉(zhuǎn)接卡裝置及相應(yīng)的方法

在審

• 申請?zhí)枺?/td>: 201910646966.5
• 申請日: 2019-07-17
• 公開（公告）號: CN110233740A
• 公開（公告）日: 2019-09-13
• 發(fā)明（設(shè)計(jì)）人: 李棟;于磊;李曉軍;任小博
• 申請（專利權(quán)）人: 上海創(chuàng)遠(yuǎn)儀器技術(shù)股份有限公司
• 主分類號: H04L12/02
• 分類號: H04L12/02;H04L12/26
• 代理公司: 上海智信專利代理有限公司 31002
• 代理人: 王潔;鄭暄

本發(fā)明涉及一種基于FPGA的高速數(shù)據(jù)轉(zhuǎn)接卡裝置，包括FPGA模塊，用于控制其余模塊；時鐘模塊，與所述的FPGA模塊相連接；地址模塊，與所述的FPGA模塊相連接；SPI接口模塊，與所述的FPGA模塊相連接；SDRAM模塊，與所述的FPGA模塊相連接；USB模塊，與所述的FPGA模塊相連接；程序下載與調(diào)試模塊，與所述的FPGA模塊相連接。本發(fā)明還涉及一種實(shí)現(xiàn)基于FPGA的高速數(shù)據(jù)轉(zhuǎn)接控制的方法。采用了本發(fā)明的基于FPGA的高速數(shù)據(jù)轉(zhuǎn)接卡裝置及相應(yīng)的方法，基于FPGA的硬件解決方案使產(chǎn)品的體積更小，價格更低，更靈活。FPGA并行處理的結(jié)構(gòu)使數(shù)據(jù)的傳輸更快，硬件編程語言使系統(tǒng)的穩(wěn)定性提高，基于其現(xiàn)場可編程的特點(diǎn)使維護(hù)與升級變得更簡單，節(jié)省了人力還有不必要的接線麻煩，同時又降低了測量成本。

技術(shù)領(lǐng)域

本發(fā)明涉及通信測量技術(shù)領(lǐng)域，尤其涉及上位機(jī)與多個DSP之間高速通信領(lǐng)域，具體是指一種基于FPGA的高速數(shù)據(jù)轉(zhuǎn)接卡裝置及相應(yīng)的方法。

背景技術(shù)

隨著通信測量技術(shù)的不斷進(jìn)步，網(wǎng)絡(luò)通信產(chǎn)業(yè)的蓬勃發(fā)展，使用傳統(tǒng)的測量儀器進(jìn)行產(chǎn)品生產(chǎn)過程中的測量，就會產(chǎn)生測量儀器端口少、測量產(chǎn)品數(shù)量少、測量儀器與產(chǎn)品之間電纜連接次數(shù)多的問題，使產(chǎn)品的生產(chǎn)與質(zhì)量的驗(yàn)證效率大大降低。

由于上述問題，急需一種產(chǎn)品的大規(guī)模測量技術(shù)，而要想實(shí)現(xiàn)產(chǎn)品的大規(guī)模測量，最重要的則是需要通過PC與多個測量設(shè)備相連接，使PC能夠迅速的讀取與接收多個測量設(shè)備的參數(shù)信息，對多個測量儀器進(jìn)行控制，但若使用PC本身自帶的USB接口，帶來的結(jié)果還是可連接的測量儀器少，會影響產(chǎn)品生產(chǎn)效率，如要使用USB-HUB進(jìn)行連接，則會導(dǎo)致連線復(fù)雜，不方便接線的問題。

發(fā)明內(nèi)容

本發(fā)明的目的是克服了上述現(xiàn)有技術(shù)的缺點(diǎn)，提供了一種滿足生產(chǎn)效率高、結(jié)構(gòu)簡單、適用范圍較為廣泛的基于FPGA的高速數(shù)據(jù)轉(zhuǎn)接卡裝置及相應(yīng)的方法。

為了實(shí)現(xiàn)上述目的，本發(fā)明的基于FPGA的高速數(shù)據(jù)轉(zhuǎn)接卡裝置及相應(yīng)的方法如下：

該基于FPGA的高速數(shù)據(jù)轉(zhuǎn)接卡裝置，其主要特點(diǎn)是，所述的裝置包括：

FPGA模塊，用于控制其余模塊；

時鐘模塊，與所述的FPGA模塊相連接，用于為FPGA模塊提供基本時鐘信號；

地址模塊，與所述的FPGA模塊相連接，用于識別轉(zhuǎn)接卡對應(yīng)的DSP數(shù)據(jù)；

SPI接口模塊，與所述的FPGA模塊相連接，用于連接轉(zhuǎn)接卡與多塊DSP模塊，與DSP進(jìn)行通信；

SDRAM模塊，與所述的FPGA模塊相連接，用于通過FPGA模塊對SDRAM模塊的讀寫操作實(shí)現(xiàn)PC機(jī)與DSP模塊間的大數(shù)據(jù)包高速交換；

USB模塊，與所述的FPGA模塊相連接，用于通過USB3.0協(xié)議進(jìn)行PC機(jī)與FPGA間的通信；

程序下載與調(diào)試模塊，與所述的FPGA模塊相連接，用于存儲FPGA模塊的程序。

較佳地，所述的地址模塊包括n位撥碼開關(guān)。

較佳地，所述的SPI接口模塊包含多個SPI接口，用于根據(jù)SPI接口的數(shù)量選擇資源合適的FPGA模塊。

較佳地，所述的程序下載與調(diào)試模塊包括FPGA運(yùn)行程序存儲與調(diào)試用JTAG接口以及非易失性存儲芯片。

該利用上述裝置實(shí)現(xiàn)基于FPGA的高速數(shù)據(jù)轉(zhuǎn)接控制的方法，其主要特點(diǎn)是，所述的方法包括以下步驟：

(1)上電初始化，查詢轉(zhuǎn)接卡數(shù)量，進(jìn)行DSP模塊通信檢測；

(2)PC機(jī)查詢地址，F(xiàn)PGA模塊查詢DSP地址；

(3)FPGA將根據(jù)地址指令發(fā)送到相應(yīng)的DSP模塊中，讀取DSP數(shù)據(jù)并上傳至PC機(jī)，PC機(jī)處理數(shù)據(jù)。