[發明專利]一種數據收發速率調整裝置及其運行方法

在審

• 申請號: 201910630069.5
• 申請日: 2019-07-12
• 公開（公告）號: CN110233708A
• 公開（公告）日: 2019-09-13
• 發明（設計）人: 鄭樂;邱帆;張鳳軍;吳斌;陳選育;鄭鵬;高榮亮;譚紹峰;黃柏華;張旭煒
• 申請（專利權）人: 中國電子科技集團公司第三十四研究所
• 主分類號: H04L1/00
• 分類號: H04L1/00;H04L7/00
• 代理公司: 桂林市持衡專利商標事務所有限公司 45107
• 代理人: 歐陽波

1.一種數據收發速率調整裝置，分為數據發送速率調整單元和數據接收速率調整單元；其特征在于：

所述數據發送速率調整單元包括數據緩沖模塊、位寬倍增模塊和控制器，數據發送速率調整單元安裝于發送設備的并行數據輸出端和發送SerDes接口之間，并行數據輸出端連接數據發送速率調整單元的數據緩沖模塊，數據緩沖模塊的狀態信號接入控制器，同時將暫存的并行數據送入位寬倍增模塊，控制器根據狀態信號將倍增系數控制信號送入位寬倍增模塊，位寬倍增模塊按控制器給出的倍增系統對并行數據進行倍增，實現速率調整，其輸出接入發送SerDes接口，轉換成高速串行信號發送；

所述數據接收速率調整單元包括依次連接的比特同步模塊、比特提取模塊和比特對齊模塊；數據接收速率調整單元安裝于接收設備的并行數據輸入端和接收SerDes接口之間，接收SerDes接口接收的串行數據轉換為并行數據接入比特同步模塊，對數據多次采樣后送入比特提取模塊，根據數據起始位提取有效數據，接入比特對齊模塊，將提取的有效數據合并對齊恢復成并行數據，送入接收設備內的并行數據輸入端。

2.一種數據收發速率調整裝置的運行方法，采用權利要求1所述的速率調整裝置，分為數據發送速率調整的發送方法和數據接收速率調整接收方法；

所述數據發送速率調整的發送方法采用權利要求1所述的數據發送速率調整單元進行，主要步驟如下：

步驟Ⅰ、數據暫存

發送設備的并行數據輸出端將并行數據送入數據緩沖模塊暫存，數據緩沖模塊實時監測自身暫存數據量與其最大存儲容量的比值，此即為存儲狀態信息，該狀態信息實時傳送給控制器；

步驟Ⅱ、位寬倍增

位寬倍增模塊根據發送設備當前狀態確定讀取數據緩沖模塊中暫存的數據的方式，每次讀取4～64比特，將讀取的每一比特位按照控制器實時給出的倍增系數擴展倍增，并按發送SerDes接口的并行數據位寬對得到的比特流進行調整，拆分或合并對齊成符合發送SerDes接口的并行數據位寬的比特流，輸出到本裝置連接的發送SerDes接口，轉換成高速串行信號發送；

步驟Ⅲ、倍增系數調整

控制器按發送設備內部并行數據速率V_B和發送SerDes接口串行數據速率V_C求得N,V_C＞V_B，V_C/V_B四舍五入所得整數為N；根據位寬倍增模塊的狀態，不斷地實時調整倍增系數為N或N±1,并將當前的倍增系數實時傳輸到位寬倍增模塊，使倍增后比特流的速率等于發送SerDes接口的速率；

數據接收速率調整的接收方法采用權利要求1所述的數據接收速率調整單元進行，主要步驟如下：

步驟ⅰ、比特同步

當發送設備發送的比特流傳輸速率V_S等于接收設備的接收SerDes接口速率V_R，則無需數據接收速率調整單元的進行步驟ⅰ比特同步和步驟ⅱ比特提取，直接進入步驟ⅲ；

當發送設備發送的比特流傳輸速率V_S小于接收設備的接收SerDes接口速率V_R，接收SerDes接口對接收的對端發送的比特流每比特采樣M次或M±1次，V_R/V_S四舍五入所得整數為M；接收SerDes接口對接收比特流中70％以上的比特采樣M次，少數比特被采樣M±1次，接收SerDes接口的采樣所得比特流送入數據接收速率調整單元的比特同步模塊，比特同步模塊將接收的比特流提供給比特提取模塊；

步驟ⅱ、比特提取

根據比特流中的電平變化位，從采樣所得的比特流中提取有效數據；

根據二進制比特數據0、1電平的變化位，實時確定有效數據位數，當前后相接的兩個電平變化位之間的相同電平的比特數S等于M或M±1，說明二者間為同一位有效數據；當前后相接的兩個電平變化位之間的相同電平的比特數S大于M+1，則計算S/M或(S±1)/M，所得結果n為相同電平的S個比特對應的有效數據位數，提取兩個電平變化位之間n個比特數據為n位有效數據；

步驟ⅲ、比特對齊

將步驟ⅱ依次提取出的有效數據按設備內并行數據位寬拆分或合并，對齊成符合設備內并行數據輸入端格式要求的并行數據，輸出至設備內并行數據輸入端。