[發明專利]應用于可穿戴干電極心電監測的低噪聲高輸入阻抗放大器

在審

• 申請號: 201910620696.0
• 申請日: 2019-07-10
• 公開（公告）號: CN110212873A
• 公開（公告）日: 2019-09-06
• 發明（設計）人: 徐衛林;王濤濤;楊子琳;岳宏衛;韋保林;翁浩然
• 申請（專利權）人: 桂林電子科技大學
• 主分類號: H03F1/26
• 分類號: H03F1/26;H03F3/68;A61B5/0408
• 代理公司: 桂林市持衡專利商標事務所有限公司 45107
• 代理人: 陳躍琳

1.應用于可穿戴干電極心電監測的低噪聲高輸入阻抗放大器，包括斬波放大器、紋波抑制環路和增益控制環路；

紋波抑制環路的輸入端連接斬波放大器的輸出端，紋波抑制環路的輸出端接斬波放大器內部第一級跨導放大器的輸出端；增益控制環路的輸入端連接斬波放大器的輸出端，紋波抑制環路的輸出端接斬波放大器內部第一級跨導放大器的輸出端；

其特征是，還進一步包括采樣輸入級電路、模擬電極失調抑制環路和數字電極失調抑制電路；

采樣輸入級電路的輸入端V_inn和V_inp形成本低噪聲高輸入阻抗心電放大器的輸入端；采樣輸入級電路的輸出端V_ampn和V_ampp連接斬波放大器的輸入端；斬波放大器的輸出端形成本低噪聲高輸入阻抗心電放大器的輸出端；

模擬電極失調抑制環路包括低通濾波器和衰減器；低通濾波器的一組輸入端形成模擬電極失調抑制環路的輸入端，并與斬波放大器的輸出端連接；低通濾波器的輸出端與衰減器的輸入端連接；衰減器的輸出端連接采樣輸入級電路的輸入端V_ADSLn和V_ADSLp；

數字電極失調抑制電路的輸入端連接模擬電極失調抑制環路的低通濾波器的輸出端，數字電極失調抑制電路的輸出端連接采樣輸入級電路的輸入端V_DDSLn和V_DDSLp；

采樣輸入級電路完成對外部輸入信號的采樣和預處理，在輸入信號進入斬波放大器前將輸入信號中的電極失調和基線漂移干擾去除而不降低電路的輸入阻抗；

模擬電極失調抑制環路先利用低通濾波器對斬波放大器輸出信號進行低通濾波取出電極失調和基線漂移干擾并進行放大后輸出一個模擬反饋信號，再利用衰減器對模擬反饋信號進行衰減后送入到采樣輸入級電路，以抵消外部輸入信號的電極失調和基線漂移干擾；

數字電極失調抑制電路檢測模擬電極失調抑制環路的有源低通濾波器輸出的模擬反饋信號的電壓，并據此產生一個數字補償信號送入到采樣輸入級電路，以防止低通濾波器輸出飽和。

2.根據權利要求1所述應用于可穿戴干電極心電監測的低噪聲高輸入阻抗放大器，其特征是：采樣輸入級電路包括16個NMOS管K₁₁～K₁₈、K₂₁～K₂₈，以及4個采樣電容C_in1～C_in4；

NMOS管K₁₁～K₁₈的柵極與時鐘信號φ1連接，NMOS管K₂₁～K₂₈的柵極與時鐘信號φ2連接；上述時鐘信號φ1與時鐘信號φ2為一組不交疊時鐘；

電容C_in1的一端與NMOS管K₁₁和K₂₁的源極相連，電容C_in1的另一端與NMOS管K₁₂和K₂₂的漏極相連；電容C_in2的一端與NMOS管K₁₃和K₂₃的源極相連，電容C_in2的另一端與NMOS管K₁₄和K₂₄的漏極相連；電容C_in3的一端與NMOS管K₁₅和K₂₅的源極相連，電容C_in3的另一端與NMOS管K₁₆和K₂₆的漏極相連；電容C_in4的一端與NMOS管K₁₇和K₂₇的源極相連，電容C_in4的另一端與NMOS管K₁₈和K₂₈的漏極相連；

NMOS管K₁₁和K₂₅的漏極形成采樣輸入級電路的輸入端V_inn；NMOS管K₁₃和K₂₇的漏極形成采樣輸入級電路的輸入端V_inp；NMOS管K₁₅和K₂₁的漏極形成采樣輸入級電路的輸出端V_ampn；NMOS管K₁₇和K₂₃的漏極形成采樣輸入級電路的輸出端V_ampp；NMOS管K₁₆和K₂₂的源極形成采樣輸入級電路的輸入端V_ADSLn；NMOS管K₁₈和K₂₄的源極形成采樣輸入級電路的輸入端V_ADSLp；NMOS管K₁₂和K₂₆的源極形成采樣輸入級電路的輸入端V_DDSLn；NMOS管K₁₄和K₂₈的源極形成采樣輸入級電路的輸入端V_DDSLp。