[發明專利]用于全數字接收機的并行符號同步系統及方法

有效

• 申請號: 201910619123.6
• 申請日: 2019-07-10
• 公開（公告）號: CN110460554B
• 公開（公告）日: 2022-03-08
• 發明（設計）人: 陳衛標;張云鵬;朱韌;侯霞;岳朝磊;趙學強;朱福南
• 申請（專利權）人: 中國科學院上海光學精密機械研究所
• 主分類號: H04L27/26
• 分類號: H04L27/26;H04L1/00
• 代理公司: 上海恒慧知識產權代理事務所(特殊普通合伙) 31317
• 代理人: 張寧展

本發明涉及一種用于全數字接收機的并行符號同步方法及其系統。所述方法包括：對輸入數據進行串并轉換，以定長幀為單位輸出并行信號；根據插值參數和結構指示信號，通過并行流水線結構的插值濾波器對并行信號插值；利用Gardner算法獲取平均定時誤差信號；對平均時鐘誤差信號進行濾波，得到控制信號；根據控制信號更新插值參數以及結構指示信號；根據結構指示信號輸出符號幀以及輸出指示信號。本發明適用于通信符號率遠高于接收系統主頻的高速數字接收機，以低速的控制流完成符號同步，降低高速通信系統對接收機主頻的要求。

技術領域

本發明涉及數字信息傳輸技術領域，具體涉及一種并行全數字符號同步方法及系統。

背景技術

在數字通信系統中發射時鐘與接收時鐘相互獨立，不可避免地出現時鐘頻率和相位的不一致，因而符號同步是高速解調系統中的關鍵技術。

傳統的串行全數字符號同步方案如圖1所示，基于獨立本地時鐘得到的采樣信號通過插值器的逐點調整實現與信號符號率的同步。具體的控制過程為：插值后的信號y(k)輸出至時鐘誤差探測器提取定時誤差信號e；環路濾波器對e進行濾波，得到控制信號w；控制信號w輸出至控制單元，計算插值所需的分數間隔μ以及與符號率同步的輸出時鐘；插值器根據μ及其溢出情況對輸入信號x(k)進行插值；抽取器根據輸出時鐘進行抽取并輸出最佳采樣信號。傳統的串行結構同步方案需要對采樣信號進行逐點調整，輸出時鐘的調整也是以采樣時間間隔T_s為單位進行的。在高速通信系統中符號率遠高于數字接收系統的可以達到的最高主頻，無法逐點調整采樣，需要進行并行化的處理以解決這一矛盾。

現有技術[1]CN200910238394.3“用于全數字接收機的并行內插裝置及方法”中采用的控制單元主頻仍為1/T_s且時鐘周期的調整是以T_s為單位進行的，因而沒有起到降低接收機核心處理器件主頻的作用。[2]CN200910241629.4“并行無數據輔助時鐘恢復方法及其系統”中需要足夠大的FIFO保證不出現數據溢出，因而適用于突發通信系統，對于連續通信系統不適用。[3]CN201310446295.0“一種高速并行OQPSK解調時鐘的恢復系統”要求對信號進行4倍以上的過采樣，加重了高速數字接收系統中對模數轉換器采樣速率的要求。

發明內容

本發明的目的是提供一種并行全數字符號同步系統及方法，該系統及方法適用于高速數字通信，可以在通信符號率遠高于接收機數字信號處理電路主頻的條件下完成符號同步，同時不改變輸出并行數據的時間間隔，克服現有技術的不足。

為實現上述目的，本發明采用如下技術方案。本發明提供一種并行全數字符號同步系統，該系統包括：

串并轉換單元(1)：用于對串行輸入信號進行串并轉換且并行路數為偶數，其輸出作為插值單元(2)的輸入幀F₁；

插值單元(2)：用于根據控制單元(5)發出的結構指示信號S和插值參數μ對輸入幀F₁進行并行插值，插值結果作為插值幀F₂；輸出插值幀F₂和結構指示信號S至誤差檢測單元(3)和輸出單元(6)；

誤差檢測單元(3)：用于根據插值單元(2)發出的插值幀F₂和結構指示信號S，通過Gardner算法計算平均定時誤差信號E，輸出平均定時誤差信號E至濾波單元(4)；

濾波單元(4)：用于對誤差檢測單元(3)輸出的平均定時誤差信號E進行低通濾波，獲取控制信號W并傳遞給控制單元(5)；

控制單元(5)：用于產生結構指示信號S和插值參數μ，并輸出至插值單元(2)；

輸出單元(6)：用于根據結構指示信號S計算輸出指示信號R，根據結構指示信號S選取插值幀F₂中的對應采樣作為符號幀F₃，并將符號幀F₃和輸出指示信號R作為整個系統的輸出。