[發(fā)明專利]一種基于多位并行二進(jìn)制突觸陣列的神經(jīng)形態(tài)計算電路

有效

• 申請?zhí)枺?/td>: 201910609991.6
• 申請日: 2019-07-08
• 公開（公告）號: CN110378475B
• 公開（公告）日: 2021-08-06
• 發(fā)明（設(shè)計）人: 黃科杰;張賽;沈海斌
• 申請（專利權(quán)）人: 浙江大學(xué)
• 主分類號: G06N3/063
• 分類號: G06N3/063;H03M1/46
• 代理公司: 杭州求是專利事務(wù)所有限公司 33200
• 代理人: 萬尾甜;韓介梅

1.一種基于多位并行二進(jìn)制突觸陣列的神經(jīng)形態(tài)計算電路，其特征在于，包括神經(jīng)軸突模塊、多位并行的二進(jìn)制RRAM突觸陣列、時分復(fù)用器、多個積分器和一個共享的逐次逼近型模數(shù)轉(zhuǎn)換器(SAR ADC)；

來自神經(jīng)網(wǎng)絡(luò)上一層的輸入信號，先進(jìn)入神經(jīng)軸突模塊，神經(jīng)軸突模塊包括2個基本單元：時序調(diào)度器和加法器，時序調(diào)度器用于安排信號的時序，使輸入信號采用樹突優(yōu)先的策略，依次輸入到多位并行的二進(jìn)制RRAM突觸陣列；加法器用于陣列規(guī)模的拓展，當(dāng)配置的神經(jīng)網(wǎng)絡(luò)輸入層大于1個RRAM陣列的輸入時，利用加法器將多個陣列的計算結(jié)果相加，從而得到網(wǎng)絡(luò)層的輸出；

多位并行的二進(jìn)制RRAM突觸陣列中的基本組成單元為1晶體管-1RRAM(1T1R)結(jié)構(gòu)，其中晶體管用來控制開關(guān)行為，源級接地，漏級接二進(jìn)制RRAM的一端，RRAM的另一端連入積分器電路，多位并行的二進(jìn)制RRAM突觸陣列中N個二進(jìn)制RRAM以固定點(diǎn)數(shù)的形式來模擬神經(jīng)突觸的差異水平，晶體管柵極接輸入信號線，神經(jīng)網(wǎng)絡(luò)層的輸入也采用N位固定點(diǎn)數(shù)的形式，每位二進(jìn)制的輸入直接作為1T1R單元的控制電壓Vc；

積分器包括積分運(yùn)放和開關(guān)電容電路，用來將輸入信號和RRAM陣列權(quán)重的MAC計算結(jié)果轉(zhuǎn)化為模擬積分電壓；

共享SAR ADC將模擬積分電壓量化為N位數(shù)字形式的輸出數(shù)據(jù)；

時分復(fù)用器用于將SAR ADC和積分器共享給網(wǎng)絡(luò)層所有的輸入，通過時序的調(diào)度最大化硬件資源的利用率；

所述的積分器包括積分運(yùn)放和開關(guān)電容電路，用來將輸入信號和RRAM陣列權(quán)重的MAC計算結(jié)果轉(zhuǎn)化為模擬積分電壓，具體為：

用N個二進(jìn)制的RRAM來模擬一個突觸，因此可將一個N位固定點(diǎn)權(quán)重表示為w＝a_n-1a_n-2...a₀，進(jìn)一步地可將樹突輸出結(jié)果表達(dá)為：

y＝∑x_iw_i＝∑2^n-1a_i，n-1x_i+…+∑2¹a_i，1x_i+∑2⁰a_i，0x_i (1)

每個積分器由積分運(yùn)放、C_n電容、C_f-C_n電容以及S1、S2、S3、S4開關(guān)組成，采用256路并行輸入，每一個輸入數(shù)據(jù)量化為N位固定點(diǎn)數(shù)，從低位到高位依次進(jìn)入積分電路，A_0，0A_1，0...A_p-1，0依次被選為軸突線的輸入，作為RRAM突觸陣列中1T1R單元的控制電壓；

當(dāng)積分電路開啟時，門控時鐘打開，由開關(guān)S1、S2、S3、S4和S5控制積分過程和電荷重分配過程；

在積分階段，開關(guān)S1、S2和SAR ADC中的采樣開關(guān)S5閉合，同時將開關(guān)S3和S4關(guān)斷以分隔開積分器的輸出電壓，得到的積分電壓可表示為：

其中V_o是當(dāng)前積分器的積分電壓，V_o^-是積分器前面的積分狀態(tài)，T是固定的積分時間，G_i是二值化權(quán)重的電導(dǎo)值，RRAM在高阻態(tài)和低阻態(tài)對應(yīng)的電阻值分別為1/R_H和1/R_L，V_ref是基準(zhǔn)讀取電壓，C_f是總的反饋電容；

當(dāng)1位積分過程完成后，開關(guān)S2斷開以維持積分電壓恒定，同時關(guān)斷運(yùn)放以最小化功耗，然后開關(guān)S1關(guān)斷使RRAM陣列的功耗接近于0；隨后開關(guān)S3閉合利用電荷重分配方法得到MAC計算的等價模擬電壓；同時開關(guān)S4關(guān)斷完成積分電路的復(fù)位；一旦電荷重分配過程完成，開關(guān)S4關(guān)斷、S2打開，為下一位輸入數(shù)據(jù)的積分過程做好準(zhǔn)備；

在電荷重分配階段，同時完成了不同權(quán)重位和不同輸入位的加權(quán)過程；首先用不同的電容來實現(xiàn)不同權(quán)重位的加權(quán)，電容從大到小依次為C_n-1,C_n-2…C₀，可表示為如下關(guān)系：C_n-1＝2¹C_n-2＝…＝2^n-1C₀；不同權(quán)重位加權(quán)后，過程等效電壓V_s可表示為：

式(3)可以看作等式(1)在輸入只有1位時的特殊情況；

SAR ADC中的共享DAC電容陣列C_f用于鏡像Vs電壓，以完成不同輸入位的加權(quán)過程，C_f＝2ⁿC₀；輸出積分電壓V_out初始化為0，每位積分過程完成后，前面輸入位的平分電壓V_x^-與當(dāng)前位的積分等效電壓V_s通過C_f和C_n-1C_n-2…C₀進(jìn)行電荷平分，由于輸入數(shù)據(jù)從低位到高位依次進(jìn)行輸入，相當(dāng)于分別被平分了2^n-1,2^n-2…2⁰次，因此最后積分輸出電壓V_out可表示為：

等式(4)等價于等式(1)；通過上述積分過程和電荷重分配過程，完成了數(shù)字形式的N位固定點(diǎn)輸入和N位固定點(diǎn)權(quán)重的乘和累加運(yùn)算，得到模擬形式的輸出電壓；

最后，位于SAR ADC中的采樣開關(guān)S5斷開，在完成所有位積分過程得到V_out輸出電壓的同時，SAR ADC也通過共享DAC陣列完成了對V_out的采樣，開始將模擬積分電壓結(jié)果量化成N位數(shù)字形式，以便于存儲和傳輸；在SAR ADC量化階段，門控時鐘關(guān)斷，開關(guān)S1、S2、S3和S4斷開以關(guān)斷積分電路的能耗；

所述的共享SAR ADC，具體為：

8位共享SAR ADC采用高精度高功耗ADC和低精度低功耗ADC組合的結(jié)構(gòu)，用低功耗ADC量化高4位結(jié)果，用高精度ADC量化低4位結(jié)果。