[發(fā)明專利]向外擴展高帶寬存儲系統(tǒng)

在審

• 申請?zhí)枺?/td>: 201910609176.X
• 申請日: 2019-07-08
• 公開（公告）號: CN110928810A
• 公開（公告）日: 2020-03-27
• 發(fā)明（設(shè)計）人: 鄭宏忠;K.T.馬拉迪;牛迪民;P.古
• 申請（專利權(quán)）人: 三星電子株式會社
• 主分類號: G06F13/16
• 分類號: G06F13/16
• 代理公司: 北京市柳沈律師事務(wù)所 11105
• 代理人: 張泓

1.一種高帶寬存儲器(HBM)系統(tǒng)，包括：

第一HBM+卡，其中，第一HBM+卡包括：

多個HBM+立方體，其中每個HBM+立方體包括邏輯裸芯和存儲器裸芯；

HBM+卡控制器，耦接到多個HBM+立方體中的每一個并且被配置為與主機接口；

引腳連接，被配置為連接到主機，以及

結(jié)構(gòu)連接，被配置為連接到至少一個HBM+卡。

2.根據(jù)權(quán)利要求1所述的HBM系統(tǒng)，其中，邏輯裸芯包括加速器邏輯，加速器邏輯被配置為：

從HBM+卡控制器接收指令；

將向量輸入到向量引擎；

執(zhí)行融合乘加浮點運算；以及

將輸出返回到累加器。

3.根據(jù)權(quán)利要求1所述的HBM系統(tǒng)，其中，邏輯裸芯包括加速器邏輯，其中，加速器邏輯包括：

控制引擎；

緩沖器；

指令解碼器；以及

通用矩陣乘法(GEMM)引擎。

4.根據(jù)權(quán)利要求3所述的HBM系統(tǒng)，其中，控制引擎被配置為用作路由控制器、高帶寬存儲器控制器、直接存儲器存取(DMA)引擎、功率控制器、多模型自適應(yīng)控制器(MMAC)調(diào)度器。

5.根據(jù)權(quán)利要求3所述的HBM系統(tǒng)，其中，GEMM引擎包括：

密集多模型自適應(yīng)控制器(MMAC)；

稀疏MMAC；以及

稀疏-密集多路復(fù)用器，被配置為將稀疏數(shù)據(jù)路由到稀疏MMAC，并將密集數(shù)據(jù)路由到密集MMAC。

6.根據(jù)權(quán)利要求1所述的HBM系統(tǒng)，其中，存儲器裸芯包括至少一個DRAM塊。

7.根據(jù)權(quán)利要求1所述的HBM系統(tǒng)，其中，邏輯裸芯和存儲器裸芯是三維堆疊的。

8.根據(jù)權(quán)利要求1所述的HBM系統(tǒng)，其中，多個HBM+立方體中的每一個被配置為使用基于緩沖器或點對點通信鏈路中的至少一個來向多個HBM+立方體中的另一個HBM+立方體發(fā)送數(shù)據(jù)和從其接收數(shù)據(jù)。

9.一種高帶寬存儲器(HBM)系統(tǒng)，包括：

第一HBM+卡，其中，第一HBM+卡包括：

第一多個HBM+立方體，其中每個第一HBM+立方體包括邏輯裸芯和存儲器裸芯；

第一HBM+卡控制器，耦接到第一多個HBM+立方體中的每一個并且被配置為與主機接口；

第一引腳連接，連接到主機；和

第一結(jié)構(gòu)連接，被配置為連接到至少一個HBM+卡；以及

第二HBM+卡，其中，第二HBM+卡包括：

第二多個HBM+立方體，其中每個第二HBM+立方體包括邏輯裸芯和存儲器裸芯；

第二HBM+卡控制器，耦接到第二多個HBM+立方體中的每一個，并被配置為與主機接口；

第二引腳連接，被配置為連接到主機；和

第二結(jié)構(gòu)連接，被配置為連接到至少一個HBM+卡。

10.根據(jù)權(quán)利要求9所述的HBM系統(tǒng)，其中，使用第一結(jié)構(gòu)連接和第二結(jié)構(gòu)連接，第一HBM+卡被連接到第二HBM+卡。

11.根據(jù)權(quán)利要求9所述的HBM系統(tǒng)，其中，主機包括專用集成電路(ASIC)、現(xiàn)場可編程門陣列(FPGA)或圖形處理單元(GPU)中的至少一個。

12.根據(jù)權(quán)利要求9所述的HBM系統(tǒng)，還包括：

第三HBM+卡，具有被配置為連接到主機的第三引腳連接和被配置為連接到至少一個HBM+卡的第三結(jié)構(gòu)連接；以及

第四HBM+卡，具有被配置為連接到主機的第四引腳連接和被配置為連接到至少一個HBM+卡的第四結(jié)構(gòu)連接。