[發明專利]借助掩埋擊穿晶閘管裝置的單向ESD保護

在審

• 申請號: 201910601854.8
• 申請日: 2019-07-04
• 公開（公告）號: CN110690212A
• 公開（公告）日: 2020-01-14
• 發明（設計）人: 葉夫根尼·尼科洛夫·斯特凡諾夫
• 申請（專利權）人: 恩智浦美國有限公司
• 主分類號: H01L27/02
• 分類號: H01L27/02;H01L29/06;H01L29/74;H01L21/84
• 代理公司: 11021 中科專利商標代理有限責任公司
• 代理人: 紀雯

一種靜電放電保護裝置包括：基板；第一和第二發射極區，所述第一和第二發射極區安置在所述基板中，在所述基板的一側上彼此橫向間隔開，并且具有相反導電類型；以及第一和第二基極區，所述第一和第二基極區具有相反導電類型，并且其中所述第一和第二發射極區分別安置在晶閘管布置中。所述第一基極區包括在所述第二基極區下方延伸的掩埋摻雜層。所述掩埋摻雜層和所述第二基極區中的每一個包括摻雜劑濃度分布的相應不均一性。在所述相應不均一性處所述掩埋摻雜層與所述第二基極區之間的間隔為所述晶閘管布置建立擊穿觸發電壓。

技術領域

本實施例涉及半導體裝置。

背景技術

集成電路(IC)具有因靜電放電(ESD)事件而損壞的風險。ESD事件可能是由持有IC芯片的帶靜電的人員引起的。ESD事件可包括IC芯片的輸入/輸出(I/O)端之間的4000伏或更高的靜電電位。在ESD事件期間，放電電流通常通過IC芯片中易受攻擊的電路系統在I/O端與接地之間流動。

ESD保護裝置通常跨IC芯片端被集成到IC芯片中。ESD保護裝置經常被配置成通過為放電電流提供另一接地路徑而保護這類電路系統。舉例來說，ESD保護裝置可連接在I/O端與接地或共用端之間。ESD保護裝置充當電壓和電流限制器，以防止I/O端與接地端之間的電壓達到會以其它方式損壞芯片上其它裝置的水平。

ESD保護裝置被配置成當端之間的電壓落入IC芯片的正常操作范圍內時保持靜態。當電壓達到高于該范圍的觸發電壓時，ESD保護裝置接通以將任何損壞電流分流到接地，從而防止對IC芯片的損壞。ESD保護裝置的觸發電壓超過IC芯片的最大正常操作電壓，以避免干擾IC芯片的正常操作。

發明內容

根據本發明的第一方面，提供一種靜電放電保護裝置，包括：

基板；

第一和第二發射極區，所述第一和第二發射極區安置在所述基板中，在所述基板的一側上彼此橫向間隔開，并且具有相反導電類型；以及

第一和第二基極區，所述第一和第二基極區具有相反導電類型，并且其中所述第一和第二發射極區分別安置在晶閘管布置中，所述第一基極區包括在所述第二基極區下方延伸的掩埋摻雜層；

其中所述掩埋摻雜層和所述第二基極區中的每一個包括摻雜劑濃度分布的相應不均一性，并且

其中在所述相應不均一性處所述掩埋摻雜層與所述第二基極區之間的間隔為所述晶閘管布置建立擊穿觸發電壓。

在一個或多個實施例中，所述掩埋摻雜層包括相對于所述掩埋摻雜層的其余部分具有降低的摻雜劑濃度水平的片段，以限定所述掩埋摻雜層中的所述不均一性。

在一個或多個實施例中，所述掩埋摻雜層包括相對于所述掩埋摻雜層的其余部分具有較深的上邊界的片段，以限定所述掩埋摻雜層中的所述不均一性。

在一個或多個實施例中，所述第二基極區包括第一和第二組成阱區，所述第二組成阱區不同于所述第一組成阱區，以限定所述第二基極區的所述摻雜劑濃度分布的所述不均一性。

在一個或多個實施例中，所述第二組成阱區比所述第一組成區更深地延伸到所述基板中。

在一個或多個實施例中，相較于所述第一組成阱區，所述第二組成阱區具有更高的峰值摻雜劑濃度水平。

在一個或多個實施例中，所述第二組成阱區橫向重疊所述第二發射極區和所述第二基極區的接觸區。

在一個或多個實施例中，所述擊穿觸發電壓由每個相應不均一性的相應橫向寬度確定。

在一個或多個實施例中，所述第一和第二發射極區以及所述第一和第二基極區被成形為使得所述晶閘管布置具有八邊形布局。