[發(fā)明專利]半導體器件

在審

• 申請?zhí)枺?/td>: 201910593346.X
• 申請日: 2019-07-03
• 公開（公告）號: CN110690287A
• 公開（公告）日: 2020-01-14
• 發(fā)明（設計）人: 任廷爀;金完敦;金元洪;樸鍾昊;白賢俊;李炳訓;玄尚鎮(zhèn)
• 申請（專利權）人: 三星電子株式會社
• 主分類號: H01L29/78
• 分類號: H01L29/78;H01L29/423;H01L21/336
• 代理公司: 11105 北京市柳沈律師事務所
• 代理人: 王新華

1.一種半導體器件，包括：

基板，包括第一有源區(qū)域和第二有源區(qū)域；

第一有源圖案和第二有源圖案，分別設置在所述第一有源區(qū)域和所述第二有源區(qū)域中；

第一柵電極和第二柵電極，分別交叉所述第一有源圖案和所述第二有源圖案；以及

插設在所述第一有源圖案和所述第一柵電極之間的第一柵極絕緣圖案以及插設在所述第二有源圖案和所述第二柵電極之間的第二柵極絕緣圖案，

其中所述第一柵極絕緣圖案包括第一電介質圖案和設置在所述第一電介質圖案上的第一鐵電圖案，

所述第二柵極絕緣圖案包括第二電介質圖案，并且

所述第一有源區(qū)域中的晶體管的閾值電壓不同于所述第二有源區(qū)域中的晶體管的閾值電壓。

2.如權利要求1所述的半導體器件，其中所述第一鐵電圖案包括鉿氧化物，所述鉿氧化物包括鋯(Zr)、硅(Si)、鋁(Al)和鑭(La)中的至少一種。

3.如權利要求2所述的半導體器件，其中所述第一鐵電圖案包括具有正交晶體結構的部分，并且所述具有正交晶體結構的部分與所述第一鐵電圖案的體積比在從10％至50％的范圍內。

4.如權利要求1所述的半導體器件，其中所述第一電介質圖案和所述第二電介質圖案中的每個包括硅氧化物層、高k電介質層、或其中順序堆疊所述硅氧化物層和所述高k電介質層的多層結構。

5.如權利要求1所述的半導體器件，其中所述第一柵電極和所述第二柵電極中的每個包括順序堆疊的第一功函數(shù)金屬圖案、第二功函數(shù)金屬圖案和電極圖案，

所述第一功函數(shù)金屬圖案包括金屬氮化物層，并且

所述第二功函數(shù)金屬圖案包括包含鋁或硅的金屬碳化物層。

6.如權利要求5所述的半導體器件，其中所述第一功函數(shù)金屬圖案的頂表面低于所述電極圖案的頂表面，并且

所述第二功函數(shù)金屬圖案覆蓋所述第一功函數(shù)金屬圖案的所述頂表面。

7.如權利要求1所述的半導體器件，其中所述第二柵極絕緣圖案不包括所述第一鐵電圖案或者任何鐵電圖案。

8.如權利要求1所述的半導體器件，其中所述第二柵極絕緣圖案還包括設置在所述第二電介質圖案上的第二鐵電圖案，并且

所述第一鐵電圖案的鐵電材料不同于所述第二鐵電圖案的鐵電材料。

9.如權利要求1所述的半導體器件，其中所述第二柵極絕緣圖案還包括設置在所述第二電介質圖案上的第二鐵電圖案，并且

所述第一鐵電圖案的厚度不同于所述第二鐵電圖案的厚度。

10.如權利要求1所述的半導體器件，還包括：

器件隔離層，填充限定所述第一有源圖案和所述第二有源圖案的溝槽，

其中所述第一有源圖案和所述第二有源圖案中的每個的上部突出在所述器件隔離層之上，并且

所述第一鐵電圖案設置在所述第一有源圖案的所述上部的頂表面和相反的側表面上。

11.一種半導體器件，包括：

基板，包括第一有源區(qū)域和第二有源區(qū)域；

第一有源圖案和第二有源圖案，分別設置在所述第一有源區(qū)域和所述第二有源區(qū)域中；

第一柵電極和第二柵電極，分別交叉所述第一有源圖案和所述第二有源圖案；以及

插設在所述第一有源圖案和所述第一柵電極之間的第一柵極絕緣圖案以及插設在所述第二有源圖案和所述第二柵電極之間的第二柵極絕緣圖案，

其中所述第一柵極絕緣圖案包括第一電介質圖案和設置在所述第一電介質圖案上的第一鐵電圖案，

所述第二柵極絕緣圖案包括第二電介質圖案和設置在所述第二電介質圖案上的第二鐵電圖案，并且

所述第一鐵電圖案在鐵電材料、雜質濃度和厚度中的至少一個上不同于所述第二鐵電圖案。