[發明專利]晶片級測試方法及其測試結構

有效

• 申請號: 201910588010.4
• 申請日: 2019-07-02
• 公開（公告）號: CN110783214B
• 公開（公告）日: 2022-07-12
• 發明（設計）人: 李沛軒;黃郁琁;甘家嘉
• 申請（專利權）人: 臺灣積體電路制造股份有限公司
• 主分類號: H01L21/66
• 分類號: H01L21/66
• 代理公司: 北京律盟知識產權代理有限責任公司 11287
• 代理人: 龔詩靖

1.一種測試晶片的方法，其包括：

在半導體芯片上的互連結構中沉積一導電層，其中所述導電層經配置接地；

在所述導電層上形成第一導電跡線和第二導電跡線且將所述第一導電跡線的第一端耦合到所述導電層；

用第一電子束在所述第一導電跡線及所述第二導電跡線的暴露表面上執行第一掃描，所述第一導電跡線及所述第二導電跡線是交替布置且間隔開的；

在執行所述第一掃描的同時獲得所述第一導電跡線及所述第二導電跡線的圖像；

基于所述圖像確定所述第一導電跡線及所述第二導電跡線的布線特性；

響應確定在所述第一導電跡線和所述第二導電跡線中沒有發現缺陷，在所述互連結構的第二層中形成第三導電跡線，所述第三導電跡線電連接所述第二導電跡線的斷開區段；

用第二電子束在所述第三導電跡線的暴露表面上執行第二掃描；和

基于所述第二掃描確定所述第二導電跡線和所述第三導電跡線的布線特性。

2.根據權利要求1所述的方法，其中用所述第一電子束在所述第一導電跡線及所述第二導電跡線的所述暴露表面上執行所述第一掃描包括橫越所述第一導電跡線及所述第二導電跡線的所有平行指狀物。

3.根據權利要求1所述的方法，其中確定所述第一導電跡線及所述第二導電跡線的布線特性包括檢測在所述第一導電跡線中是否存在開路或高阻抗缺陷。

4.根據權利要求3所述的方法，其中基于所述圖像確定所述第一導電跡線及所述第二導電跡線的布線特性包括識別包含所述開路或所述高阻抗缺陷的分段，所述分段具有第一端及第二端，所述第一端具有亮陰影且所述第二端具有暗陰影。

5.根據權利要求4所述的方法，其中所述分段的所述第一端連接到所述第一導電跡線的所述第一端。

6.根據權利要求1所述的方法，其中確定所述第一導電跡線及所述第二導電跡線的布線特性包括檢測所述第一導電跡線與所述第二導電跡線之間是否存在短路。

7.根據權利要求6所述的方法，其中所述第二導電跡線包括在用所述第一電子束在所述第一導電跡線及所述第二導電跡線的所述暴露表面上執行所述第一掃描之前與所述第一導電跡線交錯的多個斷開電連接的指狀物。

8.根據權利要求7所述的方法，其中響應于所述第二導電跡線的至少一個斷開電連接的指狀物的圖像展現亮陰影檢測所述第一導電跡線與所述第二導電跡線之間的所述短路。

9.根據權利要求1所述的方法，其中在所述第一導電跡線及所述第二導電跡線的所述暴露表面上執行所述第一掃描之前，在所述半導體晶片的切割道區域中形成所述第一導電跡線及所述第二導電跡線。

10.根據權利要求9所述的方法，其進一步包括通過從所述半導體晶片去除所述切割道區域而單粒化所述半導體晶片。

11.根據權利要求1所述的方法，其進一步包括響應于確定在所述第一導電跡線及所述第二導電跡線中未發現缺陷而使用探頭裝置測試所述第一導電跡線及所述第二導電跡線。

12.根據權利要求11所述的方法，其中使用探頭裝置測試所述第一導電跡線及所述第二導電跡線包括將低電壓及高電壓施加于所述第一導電跡線的所述第一端及與所述第一端相對的第二端上。