[發(fā)明專利]視頻處理方法及視頻處理裝置

有效

• 申請(qǐng)?zhí)枺?/td>: 201910586773.5
• 申請(qǐng)日: 2019-07-01
• 公開（公告）號(hào): CN112188261B
• 公開（公告）日: 2023-05-09
• 發(fā)明（設(shè)計(jì)）人: 尹前澄;周晶晶
• 申請(qǐng)（專利權(quán)）人: 西安諾瓦星云科技股份有限公司
• 主分類號(hào): H04N21/431
• 分類號(hào): H04N21/431;H04N5/765
• 代理公司: 深圳精智聯(lián)合知識(shí)產(chǎn)權(quán)代理有限公司 44393
• 代理人: 鄧鐵華

本發(fā)明公開了一種視頻處理方法以及一種視頻處理裝置，所述視頻處理方法包括：由第一圖像處理器根據(jù)第一控制參數(shù)對(duì)目標(biāo)圖像進(jìn)行截取操作，以獲得第一截取圖像部分和剩余圖像部分；由第一圖像處理器根據(jù)第一截取圖像部分產(chǎn)生第一輸出圖像信號(hào)組以輸出至連接第一圖像處理器的第一視頻輸出接口組；由第一圖像處理器通過串行收發(fā)器共享剩余圖像部分至第二圖像處理器；由第二圖像處理器根據(jù)第二控制參數(shù)對(duì)所述剩余圖像部分進(jìn)行截取操作，以獲得第二截取圖像部分；以及由第二圖像處理器根據(jù)第二截取圖像部分產(chǎn)生第二輸出圖像信號(hào)組以輸出至連接第二圖像處理器的第二視頻輸出接口組。本發(fā)明具有減輕帶寬壓力、提高處理能力的有益效果。

技術(shù)領(lǐng)域

本發(fā)明屬于視頻處理技術(shù)領(lǐng)域，具體涉及一種視頻處理方法以及一種視頻處理裝置。

背景技術(shù)

目前，視頻處理器隨著輸入源的增加，視頻處理功能的增多，規(guī)格要求更高，視頻處理系統(tǒng)越來越復(fù)雜，單個(gè)芯片已經(jīng)無法滿足處理能力的要求，多片F(xiàn)PGA協(xié)同處理的系統(tǒng)逐漸成為高端視頻處理產(chǎn)品的主流架構(gòu)，在這種架構(gòu)中，一般將視頻處理功能分散到多個(gè)處理芯片中(主要是FPGA)，通過高速SerDes互聯(lián)交換視頻內(nèi)容，因此系統(tǒng)中高速SerDes資源成為至關(guān)重要的數(shù)據(jù)交換通道，傳輸?shù)膸捴苯佑绊懥讼到y(tǒng)的高效性和數(shù)據(jù)交換的及時(shí)性。

現(xiàn)有技術(shù)由于受到FPGA的I/O管腳以及內(nèi)部處理資源制約，必須將輸入視頻源和輸出進(jìn)行合理的分配，然后所有的FPGA通過SerDes交換共享所有的輸入源。故而造成GTx的傳輸帶寬要求非常高，帶寬消耗較大，每個(gè)FPGA都要將本地的視頻源完整的發(fā)送至每片F(xiàn)PGA，同時(shí)接受來自其他FPGA發(fā)送的視頻源。4K2K視頻源的數(shù)據(jù)帶寬為12G，但是SerDes的傳輸帶寬目前只支持到10G，傳輸一個(gè)完整的視頻源需要占用兩路SerDes通道；再者，一個(gè)1080P的視頻數(shù)據(jù)帶寬約3G，一個(gè)SerDes通道可以傳輸兩個(gè)1080P的視頻源。然而，F(xiàn)PGA的SerDes通道數(shù)量有限，在多個(gè)FPGA的系統(tǒng)中SerDes的傳輸效率成為決定系統(tǒng)互連的關(guān)鍵因素，其限制了系統(tǒng)的FPGA數(shù)量的進(jìn)一步增加。

發(fā)明內(nèi)容

本發(fā)明的實(shí)施例提供一種視頻處理方法以及一種視頻處理裝置，其可以實(shí)現(xiàn)節(jié)約通道資源、減輕通道帶寬壓力、提高處理能力的技術(shù)效果。

一方面，本發(fā)明實(shí)施例提出的一種視頻處理方法，包括：由第一圖像處理器根據(jù)第一控制參數(shù)對(duì)目標(biāo)圖像進(jìn)行截取操作，以獲得第一截取圖像部分和剩余圖像部分；由所述第一圖像處理器根據(jù)所述第一截取圖像部分產(chǎn)生第一輸出圖像信號(hào)組以輸出至連接所述第一圖像處理器的第一視頻輸出接口組；由所述第一圖像處理器通過串行收發(fā)器共享所述剩余圖像部分至第二圖像處理器；由所述第二圖像處理器根據(jù)第二控制參數(shù)對(duì)所述剩余圖像部分進(jìn)行截取操作，以獲得第二截取圖像部分；以及由所述第二圖像處理器根據(jù)所述第二截取圖像部分產(chǎn)生第二輸出圖像信號(hào)組以輸出至連接所述第二圖像處理器的第二視頻輸出接口組。

本發(fā)明實(shí)施例通過對(duì)圖像進(jìn)行截取操作，并只將截取所得的剩余圖像部分共享給其他圖像處理器比如FPGA芯片，其可以節(jié)約通道資源比如SerDes通道資源的使用，降低傳輸?shù)臄?shù)據(jù)量，減輕帶寬壓力，系統(tǒng)可以集成更多數(shù)量的FPGA芯片，提高處理能力。

在本發(fā)明的一個(gè)實(shí)施例中，所述視頻處理方法還包括：由所述第一圖像處理器接收輸入視頻源圖像作為所述目標(biāo)圖像。

在本發(fā)明的一個(gè)實(shí)施例中，由所述第一圖像處理器根據(jù)所述第一截取圖像部分產(chǎn)生第一輸出圖像信號(hào)組以輸出至連接所述第一圖像處理器的第一視頻輸出接口組，包括：對(duì)所述第一截取圖像部分進(jìn)行縮放處理以得到縮放后圖像；對(duì)所述縮放后圖像進(jìn)行疊加處理以得到疊加后圖像；以及根據(jù)所述疊加后圖像產(chǎn)生所述第一輸出圖像信號(hào)組以輸出至所述第一視頻輸出接口組。

在本發(fā)明的一個(gè)實(shí)施例中，所述視頻處理方法還包括：由所述第一圖像處理器對(duì)輸入視頻源圖像進(jìn)行縮放處理以得到縮放后圖像；以及由所述第一圖像處理器對(duì)所述縮放后圖像進(jìn)行疊加處理以得到所述目標(biāo)圖像。