[發(fā)明專利]一種阻式存儲器的計算系統(tǒng)有效
| 申請?zhí)枺?/td> | 201910586215.9 | 申請日： | 2019-07-01 |
| 公開（公告）號： | CN110390074B | 公開（公告）日： | 2021-04-20 |
| 發(fā)明（設(shè)計）人： | 趙毅;高世凡;陳冰 | 申請（專利權(quán)）人： | 浙江大學(xué) |
| 主分類號： | G06F17/16 | 分類號： | G06F17/16;G11C13/00 |
| 代理公司： | 杭州求是專利事務(wù)所有限公司 33200 | 代理人： | 劉靜 |
| 地址： | 310058 浙江*** | 國省代碼： | 浙江;33 |
| 權(quán)利要求書： | 查看更多 | 說明書： | 查看更多 |
| 摘要： | |||
| 搜索關(guān)鍵詞： | 一種 存儲器 計算 系統(tǒng) | ||
本發(fā)明公開了一種阻式存儲器的計算系統(tǒng)。在神經(jīng)網(wǎng)絡(luò)及科學(xué)計算中，需要進行大量的矩陣運算，由此將會帶來大量數(shù)據(jù)的搬運，以及對數(shù)據(jù)所進行的大量運算。這二者會消耗計算系統(tǒng)中有限的數(shù)據(jù)帶寬(總線資源)以及計算資源。通過將存儲器重構(gòu)為計算模塊，計算能力和數(shù)據(jù)帶寬均會極大增加。本發(fā)明利用晶體管的柵控能力，以及存儲器阻值本身調(diào)制電流大小的能力，實現(xiàn)了與和異或操作，以及模擬的乘法操作。這一重構(gòu)能夠極大地降低計算的成本，從而增強神經(jīng)網(wǎng)絡(luò)等天然具有并行性的任務(wù)的計算能力。由于與和異或能夠構(gòu)成完備的布爾邏輯，本發(fā)明還可以實現(xiàn)完備布爾邏輯。
技術(shù)領(lǐng)域
本發(fā)明總體上屬于電路領(lǐng)域，更具體地，涉及基于存儲器的計算系統(tǒng)。
背景技術(shù)
在神經(jīng)網(wǎng)絡(luò)及科學(xué)計算中，需要進行大量的矩陣運算，由此將會帶來大量數(shù)據(jù)的搬運，以及對數(shù)據(jù)所進行的大量運算。這二者會消耗計算系統(tǒng)中有限的數(shù)據(jù)帶寬(總線資源)以及計算資源。由于數(shù)據(jù)的搬運會帶來大量熱的產(chǎn)生，在有限的芯片面積內(nèi)，有限的散熱量決定了數(shù)據(jù)搬運的上限，也就是所謂的存儲墻(memory wall)。在大規(guī)模數(shù)據(jù)計算中，這一數(shù)據(jù)搬運的上限進一步?jīng)Q定了數(shù)據(jù)計算規(guī)模的上限。
針對計算資源和數(shù)據(jù)帶寬資源這兩個限制，人們提出了很多解決的辦法。針對計算資源的限制，人們設(shè)計了圖形顯卡(GPU)，張量運算單元(TPU)等硬件來專門進行并行的浮點數(shù)運算，以充分利用計算本身在某一維度的并行特性。針對帶寬資源的限制，人們將DRAM置于片上，進行近存運算，以充分降低數(shù)據(jù)的延遲。通過采用高帶寬存儲器(HBM)，可以增大從存儲器提取數(shù)據(jù)并傳輸?shù)膸挕?/p>
進一步地，人們也提出利用存儲器本身進行計算的方式，稱為存內(nèi)計算。通過直接在存儲器內(nèi)實現(xiàn)運算，可以極大地增加計算資源和數(shù)據(jù)帶寬資源，進而增大計算能力。
發(fā)明內(nèi)容
本發(fā)明的目的在于針對現(xiàn)有技術(shù)的不足，提供一種阻式存儲器的計算系統(tǒng)。
本發(fā)明的目的是通過以下技術(shù)方案實現(xiàn)的：一種阻式存儲器的計算系統(tǒng)，包括：
一個多端輸入，多端輸出的交叉陣列(crossbar)；
所述輸入的方向記為行，所述輸出的方向記為列；
其中所述輸入和輸出的數(shù)目分別正比于所述交叉陣列的兩個邊長；
所述交叉陣列能由輸入選中一個位元；
所述輸出等于，不同的所述輸入產(chǎn)生結(jié)果的函數(shù)映射甲；
其中單個輸入所輸出的結(jié)果是，所述輸入與所述輸入選中的所述位元信息的函數(shù)映射乙。
一種可選方案A：所述函數(shù)映射甲是加和運算；所述函數(shù)映射乙是按位與的邏輯運算。可采用如下結(jié)構(gòu)：
所述位元是在所述輸入和所述輸出間的一個阻式存儲器和晶體管的串聯(lián)，其中輸入和輸出有兩種連接模式，記為模式甲和模式乙。阻式存儲器未和晶體管連接的一端記為位元的漏極，晶體管的源極記為位元的源極，晶體管的柵極記為位元的柵極。所述模式甲中，輸入和位元的柵極相連，輸出和位元的源極或者位元的漏極相連，與源極相連時，漏極加恒定電壓/電流，與漏極相連時，源極加恒定電壓/電流。所述模式乙中，輸入和位元的源極相連，輸出和位元的漏極相連，位元的柵極加恒定電壓。
一種可選方案B：所述函數(shù)映射甲是加和運算；所述函數(shù)映射乙是按位的異或運算。可采用如下結(jié)構(gòu)：
該專利技術(shù)資料僅供研究查看技術(shù)是否侵權(quán)等信息，商用須獲得專利權(quán)人授權(quán)。該專利全部權(quán)利屬于浙江大學(xué)，未經(jīng)浙江大學(xué)許可，擅自商用是侵權(quán)行為。如果您想購買此專利、獲得商業(yè)授權(quán)和技術(shù)合作，請聯(lián)系【客服】
本文鏈接：http://www.szxzyx.cn/pat/books/201910586215.9/2.html，轉(zhuǎn)載請聲明來源鉆瓜專利網(wǎng)。
