[發明專利]一種DPM環路遲滯控制電路有效
| 申請號： | 201910583584.2 | 申請日： | 2019-07-01 |
| 公開（公告）號： | CN110729776B | 公開（公告）日： | 2021-07-06 |
| 發明（設計）人： | 朱治鼎;付煙林;曾志飛;王蒙 | 申請（專利權）人： | 深圳芯智匯科技有限公司 |
| 主分類號： | H02J7/00 | 分類號： | H02J7/00 |
| 代理公司： | 深圳市君之泉知識產權代理有限公司 44366 | 代理人： | 呂戰竹 |
| 地址： | 518000 廣東省深圳市南山*** | 國省代碼： | 廣東;44 |
| 權利要求書： | 查看更多 | 說明書： | 查看更多 |
| 摘要： | |||
| 搜索關鍵詞： | 一種 dpm 環路 遲滯 控制電路 | ||
1.一種DPM環路遲滯控制電路，其特征在于，包括預放大電路、求和電路、比較器電路和下拉開關電路；
所述預放大電路包括主環路OTA電路和DPM環路OTA電路，所述主環路OTA電路的輸出與所述求和電路的輸入相連接，所述DPM環路OTA電路的輸出與所述求和電路的輸入相連接，所述求和電路的輸出連接至電壓誤差放大器的負向輸入端；
所述比較器電路的輸入與所述DPM環路OTA電路的輸入相連接，所述下拉開關電路中下拉開關的柵極與所述比較器電路的輸出相連接，所述比較器電路的輸出控制所述下拉開關電路工作；
所述下拉開關的源極與地相連接，所述下拉開關的漏極與所述主環路OTA電路的輸出端相連，所述下拉開關電路把所述比較器電路的輸出信號轉換為下拉電流信號控制所述主環路OTA電路的輸出，產生遲滯控制效應。
2.根據權利要求1所述的DPM環路遲滯控制電路，其特征在于，所述主環路OTA電路和所述DPM環路OTA電路的結構相同，均把輸入的電壓信號進行預放大后轉成電流信號。
3.根據權利要求1所述的DPM環路遲滯控制電路，其特征在于，所述求和電路把所述預放大電路輸出的電流信號進行疊加求和。
4.根據權利要求1所述的DPM環路遲滯控制電路，其特征在于，所述DPM環路OTA電路的正輸入端為DPM基準電壓Vref_idmp，所述DPM環路OTA電路的負輸入端為反饋電壓Vfb_iin；所述比較器電路的正輸入端為反饋電壓Vfb_iin，所述比較器電路的負輸入端為DPM基準電壓Vref_idmp。
該專利技術資料僅供研究查看技術是否侵權等信息，商用須獲得專利權人授權。該專利全部權利屬于深圳芯智匯科技有限公司，未經深圳芯智匯科技有限公司許可，擅自商用是侵權行為。如果您想購買此專利、獲得商業授權和技術合作，請聯系【客服】
本文鏈接：http://www.szxzyx.cn/pat/books/201910583584.2/1.html，轉載請聲明來源鉆瓜專利網。
