[發明專利]半導體裝置及半導體存儲裝置

在審

• 申請號: 201910583203.0
• 申請日: 2019-07-01
• 公開（公告）號: CN111081712A
• 公開（公告）日: 2020-04-28
• 發明（設計）人: 內海哲章
• 申請（專利權）人: 東芝存儲器株式會社
• 主分類號: H01L27/11563
• 分類號: H01L27/11563;H01L27/1157
• 代理公司: 北京律盟知識產權代理有限責任公司 11287
• 代理人: 楊林勳

1.一種半導體裝置，具備：

半導體襯底；

多個晶體管，設置在所述半導體襯底的表面；以及

第1電路，電連接于所述多個晶體管的柵極電極；且

所述多個晶體管包含：

第1及第2晶體管，在第1方向上隔著絕緣區域相鄰；

第3晶體管，在與所述第1方向交叉的第2方向上隔著所述絕緣區域而與所述第1及第2晶體管相鄰；以及

第4晶體管，在所述第2方向上隔著所述絕緣區域而與所述第1及第2晶體管相鄰；且

所述第1電路

根據第1信號而使所述第1～第4晶體管為導通狀態。

2.根據權利要求1所述的半導體裝置，其中

所述多個晶體管包含：

第5晶體管，具備與所述第2晶體管共通的區域；

第6晶體管，在所述第1方向上隔著所述絕緣區域而與所述第5晶體管相鄰；

第7晶體管，在所述第2方向上隔著所述絕緣區域而與所述第5及第6晶體管相鄰；以及

第8晶體管，在所述第2方向上隔著所述絕緣區域而與所述第5及第6晶體管相鄰；且

所述第1電路

根據所述第1信號而使所述第5～第8晶體管為斷開狀態，

根據第2信號而使所述第5～第8晶體管為導通狀態。

3.一種半導體存儲裝置，具備：

半導體襯底；

第1～第4導電層，排列在與所述半導體襯底表面交叉的第1方向上；

第1半導體柱，在所述第1方向延伸且與所述第1～第4導電層對向；

第1絕緣膜，設置在所述第1～第4導電層及所述第1半導體柱之間；以及

多個晶體管，設置在所述半導體襯底的表面；且

所述多個晶體管具備：

第1晶體管，電連接于所述第1導電層；

第2晶體管，電連接于所述第2導電層，且在與所述第1方向交叉的第2方向上隔著絕緣區域而與所述第1晶體管相鄰；

第3晶體管，電連接于所述第3導電層，且在與所述第1方向及第2方向交叉的第3方向上隔著所述絕緣區域而與所述第1及第2晶體管相鄰；以及

第4晶體管，電連接于所述第4導電層，且在所述第3方向上隔著所述絕緣區域而與所述第1及第2晶體管相鄰。

4.根據權利要求3所述的半導體存儲裝置，還具備：

第5～第8導電層，排列在所述第1方向，且在所述第2方向或所述第3方向上與所述第1～第4導電層分開而設置；

第2半導體柱，在所述第1方向延伸且與所述第5～第8導電層對向；以及

第2絕緣膜，設置在所述第5～第8導電層及所述第2半導體柱之間；且

所述多個晶體管具備：

第5晶體管，電連接于所述第5導電層，且具備與所述第2晶體管共通的區域；

第6晶體管，電連接于所述第6導電層，且在所述第2方向上隔著所述絕緣區域而與所述第5晶體管相鄰；

第7晶體管，電連接于所述第7導電層，且在所述第3方向上隔著所述絕緣區域而與所述第5及第6晶體管相鄰；以及

第8晶體管，電連接于所述第8導電層，且在所述第3方向上隔著所述絕緣區域而與所述第5及第6晶體管相鄰。

5.根據權利要求3或4所述的半導體存儲裝置，具備連接于所述第1～第4晶體管的第1～第4接點，

所述第1～第4接點

在所述第2方向上設置在所述第1及第2晶體管的柵極電極之間，

在所述第3方向上設置在所述第3及第4晶體管的柵極電極之間。