[發(fā)明專利]非易失性半導(dǎo)體存儲裝置

在審

• 申請?zhí)枺?/td>: 201910578624.4
• 申請日: 2019-06-28
• 公開（公告）號: CN111696604A
• 公開（公告）日: 2020-09-22
• 發(fā)明（設(shè)計）人: 滋賀秀裕
• 申請（專利權(quán)）人: 東芝存儲器株式會社
• 主分類號: G11C16/04
• 分類號: G11C16/04;G11C16/08;H01L27/11556;H01L27/11529
• 代理公司: 北京律盟知識產(chǎn)權(quán)代理有限責任公司 11287
• 代理人: 楊林勳

實施方式提供能夠提高控制性的非易失性半導(dǎo)體存儲裝置。實施方式的非易失性半導(dǎo)體存儲裝置包含：存儲串群，積層形成有k層的將多個非易失性存儲胞串聯(lián)連接而構(gòu)成的存儲串；選擇晶體管群，包含分別對應(yīng)于各存儲串而設(shè)置的k個選擇晶體管；n條位線群，與各存儲串并行配置；及n條位線接點，配置在垂直方向，分別與n條位線群連接；且選擇晶體管群區(qū)分為包含k/n個選擇晶體管的n個選擇晶體管部分群，屬于該部分群的k/n個選擇晶體管分別與對應(yīng)的n條位線接點之一連接。

[相關(guān)申請案]

本申請案享有以日本專利申請案2019-45059號(申請日：2019年3月12日)為基礎(chǔ)申請案的優(yōu)先權(quán)。本申請案通過參照該基礎(chǔ)申請案而包含基礎(chǔ)申請案的全部內(nèi)容。

技術(shù)領(lǐng)域

本揭示的實施方式涉及一種非易失性半導(dǎo)體存儲裝置。

背景技術(shù)

作為非易失性半導(dǎo)體存儲裝置，眾所周知的是NAND(“與非”)型閃速存儲器。為了使該NAND型閃速存儲器大容量化而采用積層眾多存儲胞的構(gòu)成的三維NAND型閃速存儲器已實用化。三維NAND型閃速存儲器中有沿縱向形成胞串的方式與沿水平方向形成胞串的方式。存在將后者稱為VGNAND(Virtical Gate NAND，垂直柵“與非”)的情況。

發(fā)明內(nèi)容

實施方式提供能夠提高控制性的非易失性半導(dǎo)體存儲裝置。

本實施方式的非易失性半導(dǎo)體存儲裝置包含：存儲串群，積層形成有k層的將多個非易失性存儲胞串聯(lián)連接而構(gòu)成的存儲串；選擇晶體管群，包含分別對應(yīng)于各存儲串而設(shè)置的k個選擇晶體管；n條位線群，與各存儲串并行配置；及n條位線接點，配置在垂直方向，分別與n條位線群連接；且選擇晶體管群區(qū)分為包含k/n個選擇晶體管的n個選擇晶體管部分群，屬于該部分群的k/n個選擇晶體管分別與對應(yīng)的n條位線接點之一連接。

附圖說明

圖1是本實施方式的非易失性半導(dǎo)體存儲裝置的區(qū)塊圖。

圖2是本實施方式的第1實施方式的非易失性半導(dǎo)體存儲裝置所具備的存儲胞陣列的電路圖。

圖3是表示本實施方式的非易失性半導(dǎo)體存儲裝置的存儲胞區(qū)域及SGD區(qū)域的俯視圖。

圖4是本實施方式的非易失性半導(dǎo)體裝置的SGD區(qū)域的截面圖。

圖5是表示本實施方式的非易失性半導(dǎo)體存儲裝置的存儲胞區(qū)域及SGS區(qū)域的俯視圖。

圖6是表示比較例的非易失性半導(dǎo)體存儲裝置的存儲胞區(qū)域及SGD區(qū)域的俯視圖。

圖7是比較例的非易失性半導(dǎo)體裝置的SGD區(qū)域的截面圖。

具體實施方式

以下，參照圖式對本實施方式的非易失性半導(dǎo)體存儲裝置具體地進行說明。

另外，以下說明中，對具有大致相同的功能及構(gòu)成的構(gòu)成要素附上相同符號，僅在必要的情況下進行重復(fù)說明。此外，以下所示的各實施方式例示用以將該實施方式的技術(shù)性思想具體化的裝置或方法，實施方式的技術(shù)性思想并未將構(gòu)成零件的材質(zhì)、形狀、構(gòu)造、配置等特定為下述者。實施方式的技術(shù)性思想可在權(quán)利要求的范圍內(nèi)加以各種變更。

[半導(dǎo)體存儲裝置的整體構(gòu)成]

首先，使用圖1對半導(dǎo)體存儲裝置的整體構(gòu)成進行說明。圖1是表示半導(dǎo)體存儲裝置的基本整體構(gòu)成的區(qū)塊圖的一例。另外，圖1中，通過箭頭線表示各區(qū)塊的連接的一部分，但區(qū)塊間的連接并未限定于此。

如圖1所示，半導(dǎo)體存儲裝置1包含輸入輸出電路10、邏輯控制電路11、狀態(tài)寄存器12、地址寄存器13、指令寄存器14、定序器15、待命/忙碌電路16、電壓產(chǎn)生電路17、存儲胞陣列18、行解碼器19、感測放大器20、數(shù)據(jù)寄存器21、及列解碼器22。