[發明專利]半導體器件和形成半導體器件的方法

有效

• 申請號: 201910576064.9
• 申請日: 2019-06-28
• 公開（公告）號: CN110660844B
• 公開（公告）日: 2022-11-04
• 發明（設計）人: 葉佳靈;陳京玉
• 申請（專利權）人: 臺灣積體電路制造股份有限公司
• 主分類號: H01L29/20
• 分類號: H01L29/20;H01L29/205;H01L21/335;H01L29/778
• 代理公司: 北京德恒律治知識產權代理有限公司 11409
• 代理人: 章社杲;李偉

1.一種形成半導體器件的方法，包括：

在襯底上方形成第一III-V族化合物層；

在所述第一III-V族化合物層上方形成第二III-V族化合物層，所述第二III-V族化合物層比所述第一III-V族化合物層具有更大的帶隙；

在第二III-V族化合物層上方形成第三III-V族化合物層，所述第三III-V族化合物層和所述第一III-V族化合物層包括相同的III-V族化合物；

沿著所述第三III-V族化合物層的最頂表面和側壁形成鈍化層，所述鈍化層物理接觸所述第二III-V族化合物層的最頂表面的第一部分；

在所述第二III-V族化合物層上方形成第四III-V族化合物層，所述第四III-V族化合物層比所述第一III-V族化合物層具有更大的帶隙；以及

去除所述鈍化層以暴露所述第二III-V族化合物層的所述最頂表面的所述第一部分和所述第三III-V族化合物層的所述最頂表面和所述側壁。

2.根據權利要求1所述的方法，其中，形成所述鈍化層包括：

在所述第二III-V族化合物層和所述第三III-V族化合物層上方毯式沉積介電材料；以及

圖案化所述介電材料以暴露所述第二III-V族化合物層的所述最頂表面的第二部分，所述介電材料的剩余部分形成所述鈍化層。

3.根據權利要求1所述的方法，其中，所述第三III-V族化合物層是p摻雜層。

4.根據權利要求1所述的方法，其中，形成所述第四III-V族化合物層包括：

將所述襯底引入工藝室；

將工藝溫度升高至目標溫度；以及

在將所述工藝溫度升高至所述目標溫度之后，將前體引入所述工藝室。

5.根據權利要求4所述的方法，其中，所述目標溫度在700℃和1100℃之間。

6.根據權利要求1所述的方法，其中，所述第二III-V族化合物層是未如預期地摻雜的。

7.根據權利要求1所述的方法，其中，在所述第二III-V族化合物層上方形成所述第四III-V族化合物層包括在所述第二III-V族化合物層上方選擇性地外延生長所述第四III-V族化合物層。

8.一種形成半導體器件的方法，包括：

在襯底上方形成第一GaN層；

在所述第一GaN層上方形成第一AlGaN層；

在所述第一AlGaN層上方形成p摻雜的第二GaN層，所述第一AlGaN層插入在所述p摻雜的第二GaN層和所述第一GaN層之間；

在所述p摻雜的第二GaN層和所述第一AlGaN層上方毯式沉積介電材料；

從所述第一AlGaN層的最上表面上方去除所述介電材料的部分，所述介電材料的沿著所述p摻雜的第二GaN層的最頂表面和側壁延伸的剩余部分形成鈍化層；以及

在所述第一AlGaN層上方形成第二AlGaN層，所述第二AlGaN層比所述第一AlGaN層具有更大的鋁含量。

9.根據權利要求8所述的方法，其中，形成所述第二AlGaN層包括：

將所述襯底引入工藝室；

將工藝溫度升高至目標溫度；以及

在將所述工藝溫度升高至所述目標溫度之后，將鋁前體、鎵前體和氮前體引入所述工藝室。

10.根據權利要求9所述的方法，其中，所述目標溫度小于816℃。

11.根據權利要求8所述的方法，其中，所述p摻雜的第二GaN層是原位摻雜的。

12.根據權利要求8所述的方法，其中，所述第一AlGaN層包括Al_xGa_1-xN，其中，所述第二AlGaN層包括Al_yGa_1-yN，并且其中，比率y/x在1.1和2.5之間。