[發明專利]一種反饋檢測電路

在審

• 申請號: 201910575916.2
• 申請日: 2019-06-28
• 公開（公告）號: CN110311671A
• 公開（公告）日: 2019-10-08
• 發明（設計）人: 李乾男;李敏增
• 申請（專利權）人: 西安紫光國芯半導體有限公司
• 主分類號: H03K19/20
• 分類號: H03K19/20
• 代理公司: 西安智邦專利商標代理有限公司 61211
• 代理人: 王少文

為了解決現有的寫時鐘到時鐘校準方法在利用控制器主時鐘采樣高頻的edc反饋時可能會造成采樣丟失的技術問題，本發明提供了一種反饋檢測電路，用于寫時鐘到時鐘校準模式，包括采樣電路和采樣結果譯碼電路；采樣電路對反饋信號的狀態單獨采樣，輸出采樣檢測信號；采樣結果譯碼電路對所述采樣檢測信號作邏輯處理，輸出反饋結果。本發明不需要時鐘采樣，所以不會因為時鐘頻率不匹配造成采樣丟失。

技術領域

本發明屬于存儲控制器技術領域，涉及一種寫時鐘到時鐘校準模式下的反饋檢測電路。

背景技術

GDDR5和GDDR6的WCK2CK校準(寫時鐘到時鐘校準)需要將WCK和CK的上升沿對齊，目前采用的校準方法是用CK采樣分頻后的WCK，將采樣結果通過edc端口反饋給控制器(利用控制器主時鐘采樣高頻的edc反饋)，控制器根據采樣結果進行WCK延遲的調整方向。采樣結果有三種情況：穩定的0、穩定的1和亞穩態。穩定的0表明控制器需要減少WCK上的延遲，穩定的1表明控制器需要增加WCK上的延遲，亞穩態表明CK和WCK已經對齊，WCK2CK校準成功。

通常WCK、CK以及控制器主時鐘之間的頻率關系是4:2:1，利用低頻的控制器主時鐘采樣高頻的edc反饋可能會造成采樣丟失，造成CK和WCK雖然已經對齊但卻未被采樣到。例如當edc反饋亞穩態時，在圖1所示的時序圖中，CK和分頻后的WCK已經相位對齊，edc反饋隨機的0和1，但在控制器主時鐘的時鐘域只采樣到0。

發明內容

為了解決現有的寫時鐘到時鐘校準方法在利用控制器主時鐘采樣高頻的edc反饋時可能會造成采樣丟失的技術問題，本發明提供了一種反饋檢測電路。

本發明的技術方案：

一種反饋檢測電路，用于寫時鐘到時鐘校準模式，其特殊之處在于：包括采樣電路和采樣結果譯碼電路；采樣電路對反饋信號的狀態單獨采樣，輸出采樣檢測信號；采樣結果譯碼電路對所述采樣檢測信號作邏輯處理，輸出反饋結果。

進一步地，所述反饋信號的狀態為狀態0或狀態1；所述采樣檢測信號為采樣檢測高信號和采樣檢測低信號。

進一步地，所述采樣結果譯碼電路輸出的反饋結果為：采樣判決高信號、采樣判決低信號和采樣判決亞穩態信號。

進一步地，采樣結果譯碼電路有以下兩種實現方式：

第一種：

采樣結果譯碼電路包括第一兩輸入與門and1、and2和and3；

兩輸入與門and1的一個輸入端接采樣檢測高信號，另一個輸入端通過反相器接采樣檢測低信號，輸出端輸出信號采樣判決高信號；

兩輸入與門and2的一個輸入端接采樣檢測低信號，另一個輸入端通過反相器接采樣檢測高信號，輸出端輸出采樣判決低信號；

兩輸入與門and3的兩個輸入端分別接采樣檢測高信號和采樣檢測低信號，輸出端輸出采樣判決亞穩態信號。

第二種：

采樣結果譯碼電路包括或非門nor1、nor2、nor3以及反相器inv1、inv2、inv3和inv4；

反相器inv1的輸入端接采樣檢測高信號，反相器inv1的輸出端和采樣檢測低信號分別接或非門nor1的兩個輸入端，或非門nor1的輸出端輸出采樣判決高信號；

反相器inv2的輸入端接采樣檢測低信號，反相器inv2的輸出端和采樣檢測高信號分別接或非門nor2的兩個輸入端，或非門nor2的輸出端輸出采樣判決低信號；

反相器inv3的輸入端接采樣檢測高信號，反相器inv3的輸出端接或非門nor3的其中一個輸入端；