[發(fā)明專利]半導體結(jié)構(gòu)的形成方法有效
| 申請?zhí)枺?/td> | 201910571805.4 | 申請日: | 2019-06-28 | 
| 公開(公告)號: | CN112151448B | 公開(公告)日: | 2023-05-26 | 
| 發(fā)明(設(shè)計)人: | 孫天楊 | 申請(專利權(quán))人: | 中芯國際集成電路制造(上海)有限公司;中芯國際集成電路制造(北京)有限公司 | 
| 主分類號: | H01L21/8234 | 分類號: | H01L21/8234;H01L21/033 | 
| 代理公司: | 北京集佳知識產(chǎn)權(quán)代理有限公司 11227 | 代理人: | 吳敏 | 
| 地址: | 201203 *** | 國省代碼: | 上海;31 | 
| 權(quán)利要求書: | 查看更多 | 說明書: | 查看更多 | 
| 摘要: | |||
| 搜索關(guān)鍵詞: | 半導體 結(jié)構(gòu) 形成 方法 | ||
本發(fā)明提供一種半導體結(jié)構(gòu)的形成方法,包括:提供包括器件密集區(qū)和器件稀疏區(qū)的襯底;在襯底上依次形成第一掩膜層、第一核心層和第二掩膜層;刻蝕第二掩膜層和第一核心層,形成鰭部間隔圖形;在器件稀疏區(qū)形成第一犧牲層,且第一犧牲層覆蓋鰭部間隔圖形;以第一犧牲層為掩膜,刻蝕減小器件密集區(qū)第一核心層的寬度;在器件密集區(qū)形成第二犧牲層;刻蝕去除第一、第二犧牲層和第二掩膜層,剩余第一核心層;在第一核心層兩側(cè)形成第一側(cè)墻;去除第一核心層;以第一側(cè)墻為掩膜,刻蝕第一掩膜層,形成第一掩膜層圖形;以第一掩膜層圖形為掩膜,刻蝕襯底,形成鰭部。本發(fā)明的形成方法可以得到不同間距的鰭部圖形,且圖形高度一致、均勻性好。
技術(shù)領(lǐng)域
本發(fā)明涉及半導體制造領(lǐng)域,尤其涉及一種半導體結(jié)構(gòu)的形成方法。
背景技術(shù)
隨著半導體技術(shù)的飛速發(fā)展,半導體器件經(jīng)歷了從平面MOSFET晶體管向三維立體式的晶體管的發(fā)展轉(zhuǎn)變,如鰭式場效應(yīng)晶體管(FinFET)。為了提高半導體器件的集成度,鰭(Fin)的特征尺寸在不斷減小,雙重圖形技術(shù)是目前實現(xiàn)更小尺寸圖形的關(guān)鍵技術(shù),如自對準雙重圖形技術(shù)(SADP)。
目前,在半導體器件制作過程中,根據(jù)實際版圖設(shè)計,襯底各區(qū)域的圖形密度并非完全相同,進而相鄰鰭部的間距(Pitch)也不會完全相同。然而,現(xiàn)有工藝形成密集度不同的鰭部時容易發(fā)生刻蝕負載效應(yīng),造成最終形成的鰭部高低不平、圖形不均勻等問題。
發(fā)明內(nèi)容
本發(fā)明解決的技術(shù)問題是提供一種半導體結(jié)構(gòu)的形成方法,形成密集度不同的鰭部時避免鰭部間尺寸不一致。
為解決上述技術(shù)問題,本發(fā)明提供一種半導體結(jié)構(gòu)的形成方法,包括:提供襯底,所述襯底包括器件密集區(qū)和器件稀疏區(qū);在所述襯底上依次形成第一掩膜層、第一核心層和第二掩膜層;刻蝕所述第二掩膜層和所述第一核心層至露出所述第一掩膜層,形成分立排列的鰭部間隔圖形;在所述器件稀疏區(qū)形成第一犧牲層,且所述第一犧牲層覆蓋所述鰭部間隔圖形;以所述第一犧牲層為掩膜,刻蝕所述器件密集區(qū)的所述第一核心層,減小所述鰭部間隔圖形中所述第一核心層的寬度;在所述器件密集區(qū)形成第二犧牲層,且所述第二犧牲層覆蓋所述鰭部間隔圖形;刻蝕所述第一犧牲層和所述第二犧牲層至露出全部所述第二掩膜層;去除所述第二掩膜層后,去除所述第一犧牲層和所述第二犧牲層,剩余的第一核心層分立排列于所述第一掩膜層上;在各分立排列的所述第一核心層兩側(cè)形成第一側(cè)墻;去除所述第一核心層;以所述第一側(cè)墻為掩膜,刻蝕所述第一掩膜層,形成第一掩膜層圖形;去除所述第一側(cè)墻,以所述第一掩膜層圖形為掩膜,刻蝕所述襯底,形成鰭部。
可選的,所述第一核心層材料為無定形硅或二氧化硅或氮化硅或碳化硅。
可選的,所述第一核心層材料為無定形硅時,采用濕法腐蝕減小所述鰭部間隔圖形中所述第一核心層的寬度。
可選的,所述濕法腐蝕采用堿性腐蝕液,包括NH4OH或(CH3)4NOH或(C2H5)4NOH的其中一種或多種。
可選的,所述第二掩膜層材料為二氧化硅或氮化硅或碳化硅或無定形硅。
可選的,所述第二掩膜層材料為二氧化硅或氮化硅或碳化硅時,采用干法刻蝕去除所述第二掩膜層,所述干法刻蝕的刻蝕氣體包括HF和NH3。
可選的,所述第一犧牲層材料為含碳有機物。
可選的,所述第一側(cè)墻材料為氮化硅,形成所述第一側(cè)墻采用原子層沉積工藝。
可選的,在形成所述分立排列的鰭部間隔圖形之前,還包括:在所述第二掩膜層上形成第二核心層;刻蝕所述第二核心層至露出所述第二掩膜層,形成第二核心層圖形,所述第二核心層圖形與后續(xù)鰭部間距對應(yīng);以所述第二核心層圖形為掩膜,刻蝕所述第二掩膜層和所述第一核心層;去除所述第二核心層。
該專利技術(shù)資料僅供研究查看技術(shù)是否侵權(quán)等信息,商用須獲得專利權(quán)人授權(quán)。該專利全部權(quán)利屬于中芯國際集成電路制造(上海)有限公司;中芯國際集成電路制造(北京)有限公司,未經(jīng)中芯國際集成電路制造(上海)有限公司;中芯國際集成電路制造(北京)有限公司許可,擅自商用是侵權(quán)行為。如果您想購買此專利、獲得商業(yè)授權(quán)和技術(shù)合作,請聯(lián)系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/201910571805.4/2.html,轉(zhuǎn)載請聲明來源鉆瓜專利網(wǎng)。
- 同類專利
 
- 專利分類
 
H01L 半導體器件;其他類目中不包括的電固體器件
H01L21-00 專門適用于制造或處理半導體或固體器件或其部件的方法或設(shè)備
H01L21-02 .半導體器件或其部件的制造或處理
H01L21-64 .非專門適用于包含在H01L 31/00至H01L 51/00各組的單個器件所使用的除半導體器件之外的固體器件或其部件的制造或處理
H01L21-66 .在制造或處理過程中的測試或測量
H01L21-67 .專門適用于在制造或處理過程中處理半導體或電固體器件的裝置;專門適合于在半導體或電固體器件或部件的制造或處理過程中處理晶片的裝置
H01L21-70 .由在一共用基片內(nèi)或其上形成的多個固態(tài)組件或集成電路組成的器件或其部件的制造或處理;集成電路器件或其特殊部件的制造
- 卡片結(jié)構(gòu)、插座結(jié)構(gòu)及其組合結(jié)構(gòu)
 - 鋼結(jié)構(gòu)平臺結(jié)構(gòu)
 - 鋼結(jié)構(gòu)支撐結(jié)構(gòu)
 - 鋼結(jié)構(gòu)支撐結(jié)構(gòu)
 - 單元結(jié)構(gòu)、結(jié)構(gòu)部件和夾層結(jié)構(gòu)
 - 鋼結(jié)構(gòu)扶梯結(jié)構(gòu)
 - 鋼結(jié)構(gòu)隔墻結(jié)構(gòu)
 - 鋼結(jié)構(gòu)連接結(jié)構(gòu)
 - 螺紋結(jié)構(gòu)、螺孔結(jié)構(gòu)、機械結(jié)構(gòu)和光學結(jié)構(gòu)
 - 螺紋結(jié)構(gòu)、螺孔結(jié)構(gòu)、機械結(jié)構(gòu)和光學結(jié)構(gòu)
 





