[發明專利]半導體結構及其形成方法

有效

• 申請號: 201910571460.2
• 申請日: 2019-06-28
• 公開（公告）號: CN110660745B
• 公開（公告）日: 2021-11-30
• 發明（設計）人: 翁思強;林炳豪;張復誠
• 申請（專利權）人: 臺灣積體電路制造股份有限公司
• 主分類號: H01L21/98
• 分類號: H01L21/98;H01L21/768;H01L25/18;H01L23/48
• 代理公司: 北京德恒律治知識產權代理有限公司 11409
• 代理人: 章社杲;李偉

一種方法包括將第一晶圓接合到第二晶圓。第一晶圓包括多個介電層、穿過多個介電層的金屬管以及由金屬管環繞的介電區。介電區具有多個臺階，多個臺階由金屬管環繞的多個介電層的部分的側壁和頂面形成。該方法還包括蝕刻第一晶圓以去除介電區并且留下由金屬管環繞的開口，將開口延伸到第二晶圓中以露出第二晶圓中的金屬焊盤，以及用導電材料填充開口，以在開口中形成導電插塞。本發明的實施例還涉及半導體結構及其形成方法。

技術領域

本發明的實施例涉及半導體結構及其形成方法。

背景技術

由于各種電子元件(例如，晶體管、二極管、電阻器、電容器等)的集成密度的不斷提高，半導體工業經歷了快速增長。在大多數情況下，集成密度的這種改進來自最小部件尺寸的反復減小(例如，將半導體工藝節點縮小到低于20nm的節點)，這允許將更多的組件集成到給定區域。隨著近來對小型化、更高速度和更高帶寬以及更低功耗和延遲的需求的增長，對半導體管芯的更小且更具創造性的封裝技術的需求不斷增長。

隨著半導體技術的進一步發展，堆疊半導體器件已成為進一步減小半導體器件的物理尺寸的有效替代方案。在堆疊半導體器件中，在不同的半導體晶圓上制造諸如邏輯、存儲器、處理器電路等的有源電路。兩個或多個半導體晶圓可以安裝在彼此的頂部上，以進一步減小半導體器件的形狀因數。

可以通過合適的接合技術將兩個半導體晶圓接合在一起。常用的接合技術包括直接接合、化學活化接合、等離子體活化接合、陽極接合、共晶接合、玻璃料接合、接合劑接合、熱壓接合、反應接合等。一旦兩個半導體晶圓接合在一起，兩個半導體晶圓之間的界面可以在堆疊的半導體晶圓之間提供導電路徑。

堆疊半導體器件的有利特征是，通過采用堆疊半導體器件可以實現更高的密度。此外，堆疊半導體器件可以實現更小的形狀因數、成本效益、改進的性能和更低的功耗。

發明內容

本發明的實施例提供了一種形成半導體結構的方法，包括：將第一晶圓接合到第二晶圓，其中，所述第一晶圓包括：多個介電層；金屬管，穿過所述多個介電層；和介電區，由所述金屬管環繞，其中，所述介電區具有多個臺階，并且所述多個臺階由所述金屬管環繞的所述多個介電層的部分的側壁和頂面形成；蝕刻所述第一晶圓以去除所述介電區并且留下由所述金屬管環繞的開口；將所述開口延伸到所述第二晶圓中以露出所述第二晶圓中的金屬焊盤；以及用導電材料填充所述開口，以在所述開口中形成導電插塞。

本發明的另一實施例提供了一種形成半導體結構的方法，包括：形成第一晶圓，包括：形成多個介電層；和形成穿過所述多個介電層的金屬管，其中，所述多個介電層的部分由所述金屬管環繞，形成介電區；形成第二晶圓，包括：形成金屬焊盤；和在所述金屬焊盤上方形成與所述金屬焊盤接觸的蝕刻停止層；將所述第一晶圓接合到所述第二晶圓，其中，所述金屬管與所述金屬焊盤重疊；蝕刻所述第一晶圓和所述第二晶圓以形成開口，其中，在所述蝕刻中去除所述介電區，并且所述蝕刻停止在所述蝕刻停止層的頂面上；蝕刻所述蝕刻停止層；以及在所述開口中形成導電插塞。

本發明的又一實施例提供了一種半導體結構，包括：第一管芯，包括：第一半導體襯底；多個介電層，位于所述第一半導體襯底下面；多個金屬環，每個金屬環位于所述多個介電層中的一個中，其中，所述多個金屬環的內部橫向尺寸彼此不同，并且其中，所述多個金屬環堆疊以形成金屬管；和第一表面介電層，位于所述多個金屬環和所述多個介電層下面；第二管芯，包括：第二半導體襯底；金屬焊盤，位于所述第二半導體襯底上方；第二表面介電層，位于所述金屬焊盤上面，其中，所述第一表面介電層接合至所述第二表面介電層；以及導電插塞，穿過所述第一管芯以接觸所述金屬焊盤的頂面。

附圖說明

當結合附圖進行閱讀時，從以下詳細描述可最佳理解本發明的各個方面。應該強調，根據工業中的標準實踐，各個部件未按比例繪制并且僅用于說明的目的。實際上，為了清楚的討論，各個部件的尺寸可以任意地增大或減小。

圖1至圖12示出了根據一些實施例的連接兩個管芯的互連結構的形成中的中間階段的截面圖。