[發明專利]PIN二極管中的高效散熱有效
| 申請號： | 201910567986.3 | 申請日： | 2019-06-27 |
| 公開（公告）號： | CN111384007B | 公開（公告）日： | 2021-08-06 |
| 發明（設計）人： | E·J·諾伯格;N·達爾凡德;G·A·菲什 | 申請（專利權）人： | 瞻博網絡公司 |
| 主分類號： | H01L23/367 | 分類號： | H01L23/367;H01L29/868;H01L21/48 |
| 代理公司： | 北京市金杜律師事務所 11256 | 代理人： | 酆迅 |
| 地址： | 美國加利*** | 國省代碼： | 暫無信息 |
| 權利要求書： | 查看更多 | 說明書： | 查看更多 |
| 摘要： | |||
| 搜索關鍵詞： | pin 二極管 中的 高效 散熱 | ||
1.一種半導體器件，包括：
絕緣體上半導體襯底，所述絕緣體上半導體襯底包括半導體柄、置放在所述半導體柄的頂部之上的掩埋氧化物層和置放在所述掩埋氧化物層的頂部之上的半導體器件層；
頂氧化物包層，所述頂氧化物包層置放在所述半導體器件層上；
p-i-n二極管，所述p-i-n二極管嵌入在所述頂氧化物包層中，所述p-i-n二極管包括摻雜的頂層、本征層和摻雜的底層；
金屬結構，所述金屬結構嵌入在所述頂氧化物包層中并且電連接至所述摻雜的頂層；以及
一個或多個熱通孔，所述一個或多個熱通孔從所述金屬結構延伸穿過所述頂氧化物包層、至少到達所述半導體器件層，但是不延伸穿過所述掩埋氧化物層到達所述半導體柄。
2.根據權利要求1所述的半導體器件，其中所述一個或多個熱通孔接觸所述半導體器件層，并且其中所述摻雜的底層與所述半導體器件層電隔離。
3.根據權利要求2所述的半導體器件，還包括：一個或多個隔離溝道，所述一個或多個隔離溝道形成在包圍所述p-i-n二極管和所述一個或多個熱通孔的所述半導體器件層中。
4.根據權利要求1所述的半導體器件，其中所述一個或多個熱通孔延伸穿過所述半導體器件層中的開口、部分地進入所述掩埋氧化物層，并且與所述半導體器件層電隔離。
5.根據權利要求1所述的半導體器件，其中所述一個或多個熱通孔的平行于所述絕緣體上半導體襯底的平面的總截面區域超過所述p-i-n二極管的所述本征層的區域。
6.根據權利要求1所述的半導體器件，其中所述一個或多個熱通孔是第一熱通孔，所述器件還包括：
一個或多個第二熱通孔，所述一個或多個第二熱通孔從所述本征層的頂表面延伸至所述金屬結構。
7.根據權利要求6所述的半導體器件，其中所述摻雜的頂層在所述本征層的頂部之上形成脊，所述一個或多個第二通孔從所述脊橫向偏移。
8.根據權利要求1所述的半導體器件，其中所述摻雜的頂層是p型層，并且所述摻雜的底層是n型層。
9.根據權利要求1所述的半導體器件，其中所述熱通孔包括一種或者多種金屬。
10.一種半導體器件，包括：
絕緣體上半導體襯底，所述絕緣體上半導體襯底包括半導體柄、置放在所述半導體柄的頂部之上的掩埋氧化物層和置放在所述掩埋氧化物層的頂部之上的半導體器件層；
頂氧化物包層，所述頂氧化物包層置放在所述半導體器件層上；
p-i-n二極管，所述p-i-n二極管嵌入在所述頂氧化物包層中，所述p-i-n二極管包括摻雜的頂層、本征層和摻雜的底層；
金屬結構，所述金屬結構嵌入在所述頂氧化物包層中并且電連接至所述摻雜的頂層；以及
一個或多個熱通孔，所述一個或多個熱通孔從所述本征層的頂表面延伸至所述金屬結構。
11.根據權利要求10所述的半導體器件，其中所述摻雜的頂層在所述本征層的頂部之上形成脊，所述一個或多個熱通孔從所述脊橫向偏移。
12.根據權利要求10所述的半導體器件，其中所述摻雜的頂層是p型層，并且所述摻雜的底層是n型層。
13.根據權利要求10所述的半導體器件，其中所述熱通孔包括一種或者多種金屬。
14.根據權利要求10所述的半導體器件，其中所述p-i-n二極管包括化合物半導體材料。
該專利技術資料僅供研究查看技術是否侵權等信息，商用須獲得專利權人授權。該專利全部權利屬于瞻博網絡公司，未經瞻博網絡公司許可，擅自商用是侵權行為。如果您想購買此專利、獲得商業授權和技術合作，請聯系【客服】
本文鏈接：http://www.szxzyx.cn/pat/books/201910567986.3/1.html，轉載請聲明來源鉆瓜專利網。
- 上一篇：一種處理器、介質和處理器的操作方法
- 下一篇：一種激光測量模組和激光雷達
