[發明專利]非易失存儲器讀出電路及讀出方法

有效

• 申請號: 201910561346.1
• 申請日: 2019-06-26
• 公開（公告）號: CN110289037B
• 公開（公告）日: 2021-04-13
• 發明（設計）人: 雷宇;陳后鵬;宋志棠
• 申請（專利權）人: 中國科學院上海微系統與信息技術研究所
• 主分類號: G11C16/24
• 分類號: G11C16/24;G11C16/26
• 代理公司: 上海泰能知識產權代理事務所(普通合伙) 31233
• 代理人: 宋纓

本發明提供一種非易失存儲器讀出電路及讀出方法，包括：納秒級充電脈沖產生模塊，產生后充電脈沖信號；充電電壓產生模塊，產生后充電電壓；讀位線充電模塊，給讀位線充電；第一參考讀電壓生成電路，給參考讀位線充電，并產生參考讀電流和第一參考讀電壓；靈敏放大器，將參考讀電流與讀出電流相比較，產生讀出電壓信號。本發明提高了讀位線電壓上升的速度，降低了讀出電流的峰值，降低了動態功耗，降低了讀出電流及參考讀電流到達穩定值所需的時間；且在參考讀電流中引入寄生參數的匹配，在讀電流中引入對電流鏡寄生參數的匹配，并對讀位線和讀參考位線進行后充電操作，最大程度的消除了偽讀取現象，減小了讀出時間。

技術領域

本發明涉及集成電路技術領域，特別是涉及一種非易失存儲器讀出電路及讀出方法。

背景技術

在集成電路制造領域，隨著工藝節點不斷縮小，傳統的電荷類存儲器受到越來越大的限制。各種各樣的新型存儲器和新型結構被發明出來以突破原有的極限：MLC NAND，MLC NOR，TLC NAND，MRAM，RRAM，FeRAM，3D-Xpoint，3D-NAND等。傳統和新型的存儲器讀延時各有不同：作為內存的SRAM，DRAM讀取時間在10ns以內，NAND Flash在50us左右，3D-NAND在500us左右，硬盤則在10ms左右。若能進一步挖掘存儲器的讀取時間，將大幅提高它的競爭力。

相變存儲器(Phase Change Memory，PCM)是基于Ovshinsky在20世紀60年代末提出的奧弗辛斯基電子效應的存儲器，其工作原理是利用加工到納米尺寸的相變材料在晶態與非晶態時不同的電阻狀態來實現數據的存儲。相變存儲器作為一種新型存儲器，由于其讀寫速度快、可擦寫耐久性高、保持信息時間長、存儲密度大、讀寫功耗低以及非揮發等特性，被業界認為是最有發展潛力的下一代存儲器之一。相變存儲器以硫系化合物材料為存儲介質，利用電脈沖或光脈沖產生的焦耳熱使相變存儲材料在非晶態(材料呈高阻狀態)與晶態(材料呈低阻狀態)之間發生可逆相變而實現數據的寫入和擦除，數據的讀出則通過測量電阻的大小來實現。

非易失存儲器的讀操作是通過測量被選中的存儲單元的電阻值來實現。一個預設的電壓或電流被加于選中的存儲單元，同時讀取存儲單元流過的電流或兩端電壓；再將讀取電流或電壓與一個參考讀電流或電壓相比較，即可確定存儲單元的相態。參考讀電壓生成電路用于產生參考讀電流或電壓，靈敏放大器用于產生讀出電流并對讀出電流和參考讀電流進行比較。讀取速度和動態功耗是讀出電路兩個重要的考核指標。

當存儲陣列大于一定規模時，陣列中的寄生效應會使讀電流在讀操作開始后劇烈變化，這往往會減慢芯片的讀取速度。傳統技術方案對寄生效應進行電路匹配設計，使參考讀電壓生成電路產生了隨時間變化、與讀電流瞬態曲線相似的參考讀電流，參考讀電流處在低阻態讀電流和高阻態讀電流之間的時間更早，因此可提高讀取速度。該技術應用于40nm PCM芯片的仿真結果如圖1所示，讀取低阻態非易失電阻，其中，EN為讀使能信號，DO為讀出結果，Iref為參考讀電流，Iread-set為晶態讀電流，V_RBL為位線電壓。讀使能信號在1μs開始上升，讀取時間為5.36ns，1.01μs時V_BL為114.75mV，Iref和Iread-set在讀取操作的初始階段有兩個尖峰，分別為14.57μA和14.42μA。電流的兩個尖峰由陣列中的寄生效應引起，進而導致了高的動態功耗；同時讀電流和參考讀電流從峰值下降到穩定值也需要時間，因此高的尖峰降低了讀取速度。

因此，如何改善當前非易失存儲器讀出時間過長和動態功耗過大，并發展相應的電路技術，實已成為本領域技術人員亟待解決的技術課題。

發明內容

鑒于以上所述現有技術的缺點，本發明的目的在于提供一種非易失存儲器讀出電路及讀出方法，用于解決現有技術中非易失存儲器讀出時間過長、動態功耗過大等問題。

為實現上述目的及其他相關目的，本發明提供一種非易失存儲器讀出電路，所述非易失存儲器讀出電路至少包括：