[發明專利]一種處理器、介質和處理器的操作方法

有效

• 申請號: 201910559688.X
• 申請日: 2019-06-25
• 公開（公告）號: CN111381880B
• 公開（公告）日: 2023-07-07
• 發明（設計）人: 艾倫·格雷漢姆·亞歷山大;西蒙·克里斯蒂安·諾爾斯;馬杜拉·戈爾
• 申請（專利權）人: 圖核有限公司
• 主分類號: G06F9/30
• 分類號: G06F9/30;G06F9/38
• 代理公司: 深圳鷹翅知識產權代理有限公司 44658
• 代理人: 周婧;黃幸兒

1.一種處理器，包括執行單元、存儲器，以及包括多個寄存器的一個或多個寄存器文件，所述執行單元配置為執行來自定義機器代碼指令類型的指令集的指令的實例，每個由操作碼和零個或更多個操作數組成；其中：

所述執行單元包括加載-存儲單元，并且所述指令集中定義的指令類型包括具有操作數的加載-存儲指令，所述操作數在所述一個或多個寄存器文件中的至少一個中的寄存器之中指定兩個加載操作中的每一個的相應目的地、存儲操作的相應源，以及布置為保持三個存儲器地址的地址寄存器對，所述三個存儲器地址是所述兩個加載操作中的每一個的相應加載地址和存儲操作的相應存儲地址；

所述加載-存儲指令還包括三個立即步長操作數，每個對于一個存儲地址和所述兩個加載地址中的每一個指定相應步長值，其中每個立即步長操作數的至少一些可能值通過指定所述一個或多個寄存器文件其中一個中的步長寄存器內的多個字段之一來指定所述相應步長值，每個字段保持不同的步長值；和

所述加載-存儲單元配置為響應于加載-存儲指令的操作碼，將來自存儲器的相應數據部分從所述兩個加載地址中的每一個加載至相應加載操作的相應目的地中，將來自所述存儲操作的相應源的相應數據部分存儲在所述存儲器中的存儲地址中，以及跟隨加載操作和存儲操作中的每一個之后以相應步長值遞增相應地址。

2.如權利要求1所述的處理器，其中所述加載-存儲指令還包括步長寄存器操作數，所述步長寄存器操作數用于在所述一個或多個寄存器文件其中一個中的多個寄存器之中指定步長寄存器。

3.如權利要求1或2所述的處理器，其中所述步長操作數的一個可能值指定一個單位的步長值，而所述步長操作數的多個其他可能值指定步長寄存器中的不同字段。

4.如權利要求1或2所述的處理器，包括從寄存器文件或地址寄存器和步長寄存器的文件到加載-存儲單元的三個端口，所述加載-存儲單元配置為對于地址寄存器對中的每一個地址寄存器使用相應一個端口，并使用其中一個端口來訪問步長寄存器。

5.如權利要求4所述的處理器，其中所述三個端口中的每一個的位寬相等于它們被用于訪問的相應地址寄存器或步長寄存器的位寬。

6.如權利要求1或2所述的處理器，其中地址寄存器對中的每一個地址寄存器為32位寬，并且加載地址和存儲地址中的每一個為21位寬。

7.如權利要求1或2所述的處理器，其中：

所述指令集中定義的指令類型還包括采用操作數的算術指令，所述操作數在所述一個或多個寄存器文件中的至少一個中的寄存器之中指定從其接收第一輸入和第二輸入的源和向其輸出結果的目的地；和

所述處理器被編程為運行包括一系列的指令的程序，所述一系列的指令包括加載-存儲指令的實例和算術指令的實例，其中至少一些加載-存儲指令的源設置為至少一些算術指令的目的地，并且至少一些加載-存儲指令的目的地設置為至少一些算術指令的源。

8.如權利要求7所述的處理器，其中：

所述一系列包括一系列的指令對，每個指令對由加載-存儲指令的實例和算術指令的相應實例組成；和

在每個指令對中，所述加載-存儲指令的源設置為來自先前一個指令對的算術指令的目的地，并且加載-存儲指令的目的地設置為當前或后續一個所述指令對中的算術指令的源。

9.如權利要求8所述的處理器，其中每個輸入和結果包括至少一個浮點值，所述執行單元包括浮點算術單元，所述浮點算術單元配置為響應于算術指令的操作碼執行所述算術操作。

10.如權利要求8所述的處理器，其中所述算術指令是向量點積指令、累加向量點積指令、矩陣積指令、累加矩陣積指令或卷積指令。