[發(fā)明專利]一種半導體器件及其制造方法

有效

• 申請?zhí)枺?/td>: 201910554804.9
• 申請日: 2019-06-25
• 公開（公告）號: CN110289221B
• 公開（公告）日: 2021-06-29
• 發(fā)明（設計）人: 盛備備;胡勝
• 申請（專利權(quán)）人: 武漢新芯集成電路制造有限公司
• 主分類號: H01L21/60
• 分類號: H01L21/60;H01L21/321;H01L23/488
• 代理公司: 北京集佳知識產(chǎn)權(quán)代理有限公司 11227
• 代理人: 黨麗

1.一種半導體器件的制造方法，其特征在于，包括：

提供襯底，所述襯底上形成有介質(zhì)材料的覆蓋層，所述覆蓋層中形成有頂層連線層；

在所述覆蓋層上形成粘合層，所述粘合層包括引出區(qū)和非引出區(qū)，所述引出區(qū)位于所述頂層連線層之上；

在所述粘合層上形成光刻膠層，并進行光刻工藝，將掩膜版的圖形成像至所述光刻膠層，所述掩膜版的圖形包括：對應于所述非引出區(qū)且為亞分辨率輔助圖形的第一圖形，以及對應于所述引出區(qū)且可曝光的第二圖形，所述非引出區(qū)的光刻膠層中形成有與所述第一圖形所在區(qū)域?qū)覂H具有部分曝光深度的第一部分曝光區(qū)，以及在所述引出區(qū)的光刻膠層中形成有第二圖形的曝光圖形；

利用所述光刻膠層，進行所述粘合層的各項異性刻蝕，以同時在所述第一部分曝光區(qū)下的部分厚度的粘合層中形成第一開口，以及在所述曝光圖形下的粘合層中形成貫穿至所述頂層連線層的過孔；

進行導電材料填充及平坦化工藝。

2.根據(jù)權(quán)利要求1所述的制造方法，其特征在于，所述掩膜版的圖形還包括：對應于所述引出區(qū)且為亞分辨率輔助圖形的第三圖形，所述第三圖形包圍所述第二圖形；則，

在所述進行光刻工藝的步驟中，還包括：在所述引出區(qū)的光刻膠層中形成與所述第三圖形所在區(qū)域?qū)覂H具有部分曝光深度的第二部分曝光區(qū)；

在所述進行所述粘合層的各項異性刻蝕的步驟中，還包括：

在所述第二部分曝光區(qū)下的部分厚度的粘合層中形成第二開口。

3.根據(jù)權(quán)利要求2所述的制造方法，其特征在于，所述第一圖形或所述第三圖形的排布方式包括：

點陣列排布、條形排布、嵌套排布或縱橫交錯排布。

4.根據(jù)權(quán)利要求1所述的制造方法，其特征在于，所述第二圖形為多個。

5.根據(jù)權(quán)利要求1所述的制造方法，其特征在于，所述粘合層包括：氧化硅層、NDC層或他們的疊層。

6.一種掩膜版，其特征在于，應用于形成引出頂層連線層的過孔時的光刻工藝中，所述掩膜版的圖形包括：對應于非引出區(qū)且為亞分辨率輔助圖形的第一圖形，以及對應于引出區(qū)且可曝光的第二圖形，所述引出區(qū)為對應于頂層連線層所在區(qū)域。

7.根據(jù)權(quán)利要求6所述的掩膜版，其特征在于，所述掩膜版的圖形還包括：對應于引出區(qū)且為亞分辨率輔助圖形的第三圖形，所述第三圖形包圍所述第二圖形。

8.根據(jù)權(quán)利要求7所述的掩膜版，其特征在于，所述第一圖形或所述第三圖形的排布方式包括：

點陣列排布、條形排布、嵌套排布或縱橫交錯排布。