[發(fā)明專利]反向偏壓調(diào)整器

有效

• 申請?zhí)枺?/td>: 201910547963.6
• 申請日: 2019-06-24
• 公開（公告）號: CN112130614B
• 公開（公告）日: 2021-11-02
• 發(fā)明（設(shè)計）人: 中岡裕司
• 申請（專利權(quán)）人: 華邦電子股份有限公司
• 主分類號: G05F1/625
• 分類號: G05F1/625
• 代理公司: 北京同立鈞成知識產(chǎn)權(quán)代理有限公司 11205
• 代理人: 羅英;臧建明

1.一種反向偏壓調(diào)整器，包括：

操作電壓產(chǎn)生電路，依據(jù)燒機(jī)測試信號、電源啟動信號以及反向偏壓致能信號以產(chǎn)生操作電壓，其中在正常操作模式時，所述操作電壓為第一電壓值，在燒機(jī)測試模式時，所述操作電壓為第二電壓值，其中所述第二電壓值小于所述第一電壓值；以及

電壓調(diào)整電路，耦接至所述操作電壓產(chǎn)生電路，具有開關(guān)，所述開關(guān)耦接在參考接地電壓以及反向偏壓的傳輸軌線間，在所述燒機(jī)測試模式下的初始時間區(qū)間，所述電壓調(diào)整電路通過導(dǎo)通所述開關(guān)以調(diào)整所述反向偏壓的電壓值。

2.根據(jù)權(quán)利要求1所述的反向偏壓調(diào)整器，其中所述反向偏壓調(diào)整器更包括：

反向偏壓產(chǎn)生電路，耦接至所述電壓調(diào)整電路，依據(jù)所述反向偏壓致能信號以通過電容產(chǎn)生所述反向偏壓。

3.根據(jù)權(quán)利要求1或2所述的反向偏壓調(diào)整器，其中在所述燒機(jī)測試模式的所述初始時間區(qū)間，所述電壓調(diào)整電路依據(jù)所述操作電壓與所述電源啟動信號以調(diào)整所述反向偏壓的電壓值維持于所述參考接地電壓的電壓值。

4.根據(jù)權(quán)利要求3所述的反向偏壓調(diào)整器，其中當(dāng)電源電壓的電壓值小于預(yù)設(shè)電壓值時，所述電源啟動信號被設(shè)定為第一邏輯電平，當(dāng)所述電源電壓的電壓值大于所述預(yù)設(shè)電壓值時，所述電源啟動信號被設(shè)定為第二邏輯電平。

5.根據(jù)權(quán)利要求4所述的反向偏壓調(diào)整器，其中所述操作電壓產(chǎn)生電路包括：

邏輯電路，依據(jù)所述燒機(jī)測試信號、所述電源啟動信號以及所述反向偏壓致能信號以分別產(chǎn)生第一控制信號、第二控制信號以及第三控制信號；

上拉電路，耦接至所述邏輯電路以接收所述第一控制信號與所述第二控制信號，依據(jù)所述第一控制信號與所述第二控制信號以上拉所述操作電壓；以及

下拉電路，耦接至所述邏輯電路與所述上拉電路以接收所述第一控制信號與所述第三控制信號，依據(jù)所述第一控制信號與所述第三控制信號以下拉所述操作電壓。

6.根據(jù)權(quán)利要求5所述的反向偏壓調(diào)整器，其中所述邏輯電路包括：

第一反相器，其輸入端接收所述燒機(jī)測試信號，依據(jù)所述燒機(jī)測試信號產(chǎn)生第一反相信號；

第二反相器，其輸入端耦接至所述第一反相器的輸出端，依據(jù)所述第一反相信號產(chǎn)生所述第一控制信號；

第三反相器，其輸入端接收所述電源啟動信號，依據(jù)所述電源啟動信號產(chǎn)生第二反相信號；

第四反相器，其輸入端耦接至所述第三反相器的輸出端，依據(jù)所述第二反相信號產(chǎn)生所述第二控制信號；

第五反相器，其輸入端接收所述反向偏壓致能信號，依據(jù)所述反向偏壓致能信號產(chǎn)生第三反相信號；以及

反及閘，其第一端耦接至所述第一反相器的輸出端，其第二端耦接至第五反相器的輸出端，依據(jù)所述第一反相信號與所述第三反相信號產(chǎn)生所述第三控制信號。

7.根據(jù)權(quán)利要求6所述的反向偏壓調(diào)整器，其中所述上拉電路包括：

第一晶體管，其第一端接收所述操作電壓，其第二端耦接至電源電壓，其控制端接收所述第二控制信號；

第二晶體管，其第一端耦接至第一控制端，其第二端耦接至所述電源電壓，其控制端接收所述第一控制信號；

第三晶體管，其第一端耦接至所述第一控制端，其第二端與控制端共同耦接至所述電源電壓；以及

第四晶體管，其第一端接收所述操作電壓，其第二端耦接至所述電源電壓，其控制端耦接至所述第一控制端。

8.根據(jù)權(quán)利要求7所述的反向偏壓調(diào)整器，其中所述下拉電路包括：

第五晶體管，其第二端接收所述操作電壓，其控制端接收所述第三控制信號；

第六晶體管，其第一端耦接至參考接地端，其第二端耦接至所述第五晶體管的第一端，其控制端接收所述第三控制信號；

第七晶體管，其第二端耦接至所述第一控制端，其控制端接收所述第一控制信號；

第八晶體管，其第一端耦接至所述參考接地端，其第二端與控制端共同耦接至所述第七晶體管的第一端。