[發明專利]三維存儲器件及三維存儲器件的制作方法

有效

• 申請號: 201910532913.0
• 申請日: 2019-06-19
• 公開（公告）號: CN110349964B
• 公開（公告）日: 2020-08-14
• 發明（設計）人: 劉青松;程強;鄭亮;楊號號;霍宗亮;徐偉;周文斌
• 申請（專利權）人: 長江存儲科技有限責任公司
• 主分類號: H01L27/1157
• 分類號: H01L27/1157;H01L27/11578
• 代理公司: 北京派特恩知識產權代理有限公司 11270
• 代理人: 高潔;張穎玲

本申請實施例公開了一種三維存儲器件及三維存儲器件的制造方法，該三維存儲器件包括：襯底；堆疊層，位于所述襯底上方；第一刻蝕孔，按照第一密度分布于所述堆疊層的第一區域內；其中，所述第一刻蝕孔，用于形成存儲陣列的存儲晶體管；第二刻蝕孔，按照第二密度分布于所述堆疊層的第二區域內；其中，所述第二密度不同于所述第一密度；第三刻蝕孔，按照第三密度分布于所述堆疊層的第三區域內；其中，所述第三區域，位于所述第一區域和所述第二區域之間；所述第三密度，位于所述第一密度和所述第二密度之間；所述第三刻蝕孔所產生的應力，用于過渡第一刻蝕孔所產生的應力和第二刻蝕孔所產生的應力。

技術領域

本申請實施例涉及半導體制造技術，涉及但不限于三維存儲器件及三維存儲器件的制作方法。

背景技術

受限于集成電路器件尺寸的限制，在對數據處理量的要求逐漸增大的發展方向下，三維存儲器件(3D-NAND)的制造方案被廣泛采納。三維存儲器件是由多個平面的存儲器單元逐層堆疊形成的具有立體結構的器件，能夠實現更大的存儲容量。由于三維存儲器件結構精密，在制造過程中容易產生缺陷，從而在使用時發生漏電，因此，需要改善三維存儲器件的內部結構，來降低漏電發生的可能性。

發明內容

有鑒于此，本申請實施例提供一種三維存儲器件及三維存儲器件的制作方法。

本申請實施例的技術方案是這樣實現的：

第一方面，本申請實施例提供一種三維存儲器件，該三維存儲器件包括：

襯底；

堆疊層，位于所述襯底上方；

第一刻蝕孔，按照第一密度分布于所述堆疊層的第一區域內；其中，所述第一刻蝕孔，用于形成存儲陣列的存儲晶體管；

第二刻蝕孔，按照第二密度分布于所述堆疊層的第二區域內；其中，所述第二密度不同于所述第一密度；

第三刻蝕孔，按照第三密度分布于所述堆疊層的第三區域內；其中，所述第三區域，位于所述第一區域和所述第二區域之間；所述第三密度，位于所述第一密度和所述第二密度之間；所述第三刻蝕孔所產生的應力，用于過渡第一刻蝕孔第一刻蝕孔所產生的應力和第二刻蝕孔所產生的應力。

第二方面，本申請實施例提供一種三維存儲器件的制作方法，該方法包括：

在半導體襯底上形成堆疊層；

在所述堆疊層的第一區域內，形成第一密度的第一刻蝕孔，其中，所述第一刻蝕孔，用于形成存儲陣列的存儲晶體管；

在所述堆疊層的第二區域內，形成第二密度的第二刻蝕孔，其中，所述第二密度不同于所述第一密度；

在所述堆疊層的第三區域內，形成第三密度的第三刻蝕孔，其中，所述第三區域，位于所述第一區域與第二區域之間；所述第三密度，位于所述第一密度和所述第二密度之間；所述第三刻蝕孔所產生的應力，用于過渡第一刻蝕孔所產生的應力和第二刻蝕孔所產生的應力。

本申請實施例中，通過在刻蝕孔密度發生較大改變的區域增加過渡區域，平衡兩側的應力差，從而減少在刻蝕過程中或形成刻蝕孔之后，在第一區域和第二區域之間較大的應用作用下，裂開或者刻蝕偏移導致刻蝕孔之間聯通或者刻蝕孔與刻蝕槽之間聯通，進而減少因這種聯通導致的漏電現象。在本申請中，第一區域和第二區域中增加了孔密度位于兩個區域之間的第三區域，該第三區域的孔密度可以減緩應力的變化梯度，從而減少刻蝕孔之間聯通或者刻蝕孔與刻蝕槽之間聯通的現象，進而減少產品使用時發生漏電。

附圖說明

圖1為本申請實施例中三維存儲器件的部分結構示意圖；

圖2為本申請實施例中另一三維存儲器件的部分結構示意圖；

圖3為本申請實施例中三維存儲器件的截面結構示意圖；