[發(fā)明專利]一種鎖相環(huán)鎖定方法、鎖相環(huán)電路及通信收發(fā)系統(tǒng)

有效

• 申請(qǐng)?zhí)枺?/td>: 201910525383.7
• 申請(qǐng)日: 2019-06-18
• 公開（公告）號(hào): CN110224697B
• 公開（公告）日: 2022-11-04
• 發(fā)明（設(shè)計(jì)）人: 車大志;李方博;丁力;李芹
• 申請(qǐng)（專利權(quán)）人: 蘇州兆凱電子有限公司
• 主分類號(hào): H03L7/18
• 分類號(hào): H03L7/18;H03L7/085;H03L7/093
• 代理公司: 上海領(lǐng)譽(yù)知識(shí)產(chǎn)權(quán)代理有限公司 31383
• 代理人: 車超平

1.一種鎖相環(huán)電路，其特征在于，包括：

初始相位對(duì)齊器IPA；

鑒相鑒頻器PFD，與所述初始相位對(duì)齊器IPA連接；

電荷泵CHP，與所述鑒相鑒頻器PFD連接；

低通濾波器LPF，與所述電荷泵CHP連接；

壓控振蕩器VCO，與所述低通濾波器LPF連接；

可編程分頻器PDIV，分別與所述壓控振蕩器VCO、所述初始相位對(duì)齊器IPA連接；

其中，所述初始相位對(duì)齊器IPA包括：

初始相位檢測(cè)器IPD，與所述可編程分頻器PDIV連接，所述初始相位檢測(cè)器IPD的反饋輸入端接入所述可編程分頻器PDIV產(chǎn)生的反饋信號(hào)，所述初始相位檢測(cè)器IPD的參考時(shí)鐘輸入端接入?yún)⒖夹盘?hào)，用于識(shí)別所述反饋信號(hào)和所述參考信號(hào)的相位差值，并產(chǎn)生與所述相位差值對(duì)應(yīng)的數(shù)字結(jié)果；

第一有限狀態(tài)機(jī)FSM，與所述初始相位檢測(cè)器IPD連接，用于接收并累加所述數(shù)字結(jié)果；

第二有限狀態(tài)機(jī)FSM，與所述初始相位檢測(cè)器IPD連接，用于接收并累加所述數(shù)字結(jié)果；

第一數(shù)字時(shí)間轉(zhuǎn)換器DTC，分別與所述第一有限狀態(tài)機(jī)FSM、所述鑒相鑒頻器PFD連接，用于在所述第一有限狀態(tài)機(jī)FSM的作用下對(duì)所述反饋信號(hào)或所述參考信號(hào)進(jìn)行延時(shí)；

第二數(shù)字時(shí)間轉(zhuǎn)換器DTC，分別與所述第二有限狀態(tài)機(jī)FSM、所述鑒相鑒頻器PFD連接，用于在所述第二有限狀態(tài)機(jī)FSM的作用下對(duì)所述反饋信號(hào)或所述參考信號(hào)進(jìn)行延時(shí)；

其中，所述初始相位檢測(cè)器IPD包括：

第一延遲單元，與所述可編程分頻器PDIV連接，用于接入所述可編程分頻器PDIV產(chǎn)生的反饋信號(hào)；

第二延遲單元，用于接入?yún)⒖夹盘?hào)；

第一D型觸發(fā)器，所述第一D型觸發(fā)器的時(shí)鐘輸入端與所述第一延遲單元連接，所述第一D型觸發(fā)器的數(shù)據(jù)接出端與所述第一有限狀態(tài)機(jī)FSM連接；

第二D型觸發(fā)器，所述第二D型觸發(fā)器的數(shù)據(jù)接入端與所述可編程分頻器PDIV連接，所述第二D型觸發(fā)器的時(shí)鐘輸入端與所述第二延遲單元連接，所述第二D型觸發(fā)器的數(shù)據(jù)接出端與所述第二有限狀態(tài)機(jī)FSM連接；

同或門，分別與所述第一D型觸發(fā)器的數(shù)據(jù)接出端、所述第二D型觸發(fā)器的數(shù)據(jù)接出端連接；

加減計(jì)數(shù)器，與所述同或門連接；

緩沖器，分別與所述加減計(jì)數(shù)器、所述第一D型觸發(fā)器的置1端、所述第二D型觸發(fā)器的置1端連接；

其中，在所述相位差值小于所述第一延遲單元和所述第二延遲單元設(shè)置的預(yù)設(shè)第一閾值的情況下，所述第一D型觸發(fā)器和所述第二D型觸發(fā)器均輸出高電平；

兩個(gè)所述高電平經(jīng)過所述同或門后繼續(xù)產(chǎn)生高電平信號(hào)；

所述加減計(jì)數(shù)器計(jì)對(duì)所述高電平信號(hào)計(jì)數(shù)；

在所述加減計(jì)數(shù)器的計(jì)數(shù)次數(shù)大于預(yù)設(shè)第二閾值的情況下，所述加減計(jì)數(shù)器輸出高電平經(jīng)過所述緩沖器控制所述第一D型觸發(fā)器和所述第二D型觸發(fā)器的輸出電平，切斷所述初始相位對(duì)齊器IPA，保持所述第一數(shù)字時(shí)間轉(zhuǎn)換器DTC和所述第二數(shù)字時(shí)間轉(zhuǎn)換器DTC的控制電平；

所述初始相位對(duì)齊器IPA完成所述反饋信號(hào)或所述參考信號(hào)的相位對(duì)齊。

2.一種鎖相環(huán)鎖定方法，其特征在于,應(yīng)用于如權(quán)利要求1所述的鎖相環(huán)電路，包括：

所述可編程分頻器PDIV產(chǎn)生分頻反饋信號(hào)接入所述第二D型觸發(fā)器和所述第一延遲單元；

參考信號(hào)輸入所述第一D型觸發(fā)器和所述第二延遲單元和；

所述初始相位檢測(cè)器IPD識(shí)別出所述反饋信號(hào)和所述參考信號(hào)的相位差值，第一有限狀態(tài)機(jī)FSM接收所述初始相位檢測(cè)器IPD產(chǎn)生的與所述相位差值對(duì)應(yīng)數(shù)字結(jié)果，所述第一有限狀態(tài)機(jī)FSM累加所述數(shù)字結(jié)果后控制第一數(shù)字時(shí)間轉(zhuǎn)換器DTC對(duì)所述反饋信號(hào)或者所述參考信號(hào)進(jìn)行延時(shí)；

在所述相位差值小于所述第一延遲單元和所述第二延遲單元設(shè)置的預(yù)設(shè)第一閾值的情況下，所述第一D型觸發(fā)器和所述第二D型觸發(fā)器均輸出高電平；

兩個(gè)所述高電平經(jīng)過所述同或門后繼續(xù)產(chǎn)生高電平信號(hào)；

所述加減計(jì)數(shù)器計(jì)對(duì)所述高電平信號(hào)計(jì)數(shù)；

在所述加減計(jì)數(shù)器的計(jì)數(shù)次數(shù)大于預(yù)設(shè)第二閾值的情況下，所述加減計(jì)數(shù)器輸出高電平經(jīng)過所述緩沖器控制所述第一D型觸發(fā)器和所述第二D型觸發(fā)器的輸出電平，切斷所述初始相位對(duì)齊器，保持所述第一數(shù)字時(shí)間轉(zhuǎn)換器和所述第二數(shù)字時(shí)間轉(zhuǎn)換器的控制電平；

所述初始相位對(duì)齊器完成所述反饋信號(hào)或所述參考信號(hào)的相位對(duì)齊。

3.一種通信收發(fā)系統(tǒng)，其特征在于，包括接收單元和發(fā)送單元，所述接收單元和所述發(fā)送單元均包括如權(quán)利要求1所述的鎖相環(huán)電路。