[發明專利]多行掃高刷新率的全彩LED驅動芯片及驅動方法有效
| 申請號: | 201910508939.1 | 申請日: | 2019-06-13 |
| 公開(公告)號: | CN110277052B | 公開(公告)日: | 2020-08-04 |
| 發明(設計)人: | 雷鑑銘;秦騰祥;程崇源;張焱魁 | 申請(專利權)人: | 華中科技大學 |
| 主分類號: | G09G3/32 | 分類號: | G09G3/32 |
| 代理公司: | 華中科技大學專利中心 42201 | 代理人: | 曹葆青;李智 |
| 地址: | 430074 湖北*** | 國省代碼: | 湖北;42 |
| 權利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關鍵詞: | 多行掃高 刷新率 全彩 led 驅動 芯片 方法 | ||
1.一種多行掃高刷新率的全彩LED驅動芯片,其特征在于,包括:同步控制器、移位寄存器、狀態寄存器、SRAM緩沖器、灰度時鐘生成模塊、驅動模塊、預充電電路以及模擬輸出模塊;
所述同步控制器,其第一輸入端用于接收鎖存信號LE,所述鎖存信號LE用于指示輸入數據的類型;所述同步控制器用于通過其第一輸出端將所述鎖存信號LE傳輸到所述移位寄存器和所述狀態寄存器;
所述移位寄存器,其第一輸入端用于接收串行輸入數據SDI,其第二輸入端用于接收數據時鐘信號DCLK,其第三輸入端連接至所述同步控制器的第一輸出端,所述數據時鐘信號DCLK作為發送指令數據及像素數據的時鐘信號;所述移位寄存器用于根據所述鎖存信號LE從所述串行輸入數據SDI中識別出指令數據和像素數據并分別傳輸至所述狀態寄存器和所述SRAM緩沖器;
所述灰度時鐘生成模塊,其第一輸入端用于接收所述數據時鐘信號DCLK,其第二輸入端與所述狀態寄存器相連,所述灰度時鐘生成模塊用于根據指令信息,對所述數據時鐘信號DCLK進行倍頻/分頻處理,以生成灰度時鐘信號GCLK,所述灰度時鐘信號用于控制灰度等級;
所述驅動模塊,其第一輸入端連接至所述灰度時鐘生成模塊的輸出端,其第二輸入端與所述SRAM緩沖器相連,所述驅動模塊用于對所述灰度時鐘信號GCLK計數以得到各行像素數據所對應的灰度計數,并在每次掃描過程中利用連續N行像素數據及對應的灰度計數生成各行像素數據所對應的PWM信號的輸出波形,從而實現多行掃描;
所述同步控制器還用于生成換行/換幀信號,所述換行/換幀信號用于指示對下一行或下一幀像素進行顯示;所述預充電電路的輸入端連接至所述同步控制器的第二輸出端;所述模擬輸出模塊的第一輸入端連接至所述驅動模塊的輸出端,所述模擬輸出模塊的第二輸入端與所述預充電電路相連;所述預充電電路用于在所述換行/換幀信號的指示下,對待顯示像素行的PWM信號進行預充電,從而產生多通道驅動電流,以實現對LED燈珠的恒流驅動;
所述驅動模塊包括:計數器、蝶形打散單元以及比較單元;
所述計數器的輸入端作為所述驅動模塊的第一輸入端,所述計數器用于對所述灰度時鐘信號GCLK計數以得到各行像素數據所對應的灰度計數;
所述蝶形打散單元的輸入端連接至所述計數器的輸出端,所述蝶形打散單元用于按照數據分塊模式將所述灰度計數分為K個灰度分塊并通過蝶形打散的方式進行重新排列,以得到分塊編號序列;每個灰度分塊對應一個灰度時鐘計數值,且所有灰度分塊所對應的灰度時鐘計數值之和等于所述灰度計數;
所述比較單元的第一輸入端作為所述驅動模塊的第二輸入端,所述比較單元的第二輸入端連接至所述蝶形打散單元的輸出端,所述比較單元用于按照所述分塊模式將像素數據分為K個像素分塊,并按照所述分塊編號序列依次取對應編號的灰度分塊和像素分塊進行比較,從而產生所述PWM信號的輸出波形;每個像素分塊對應一個灰度值,且所有像素分塊所對應的灰度值之和等于所述像素數據;
其中,K為分塊模式所對應的分塊數量。
2.如權利要求1所述的多行掃高刷新率的全彩LED驅動芯片,其特征在于,所述灰度時鐘生成模塊包括:鎖相環、倍頻單元、第一分頻單元以及第二分頻單元;
所述鎖相環的第一輸入端作為所述灰度時鐘生成模塊的第一輸入端,所述鎖相環的第二輸入端連接至所述倍頻單元的輸出端;所述倍頻單元的第一輸入端作為所述灰度時鐘生成模塊的第二輸入端,所述倍頻單元的第二輸入端連接至所述鎖相環的輸出端,所述倍頻單元用于按照系數P對所述數據時鐘信號DCLK進行倍頻,以得到倍頻信號并通過所述鎖相環輸出所述倍頻信號;
所述第一分頻單元的輸入端連接至所述鎖相環的輸出端,所述第一分頻單元用于按照系數M1對所述倍頻信號進行分頻,以得到分頻信號;
所述第二分頻單元的輸入端連接至所述第一分頻單元的輸出端,所述第二分頻單元用于按照系數M2對所述分頻信號進行分頻,從而得到滿足的灰度時鐘信號GCLK;
其中,P為可動態配置的倍頻系數,M1和M2為可動態配置的分頻系數,fDCLK和fGCLK分別為所述數據時鐘信號DCLK和所述灰度時鐘信號GCLK的頻率。
該專利技術資料僅供研究查看技術是否侵權等信息,商用須獲得專利權人授權。該專利全部權利屬于華中科技大學,未經華中科技大學許可,擅自商用是侵權行為。如果您想購買此專利、獲得商業授權和技術合作,請聯系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/201910508939.1/1.html,轉載請聲明來源鉆瓜專利網。
- 上一篇:像素電路
- 下一篇:一種顯示面板及其制作方法、驅動方法、顯示裝置





