[發明專利]同步故障注入的故障攻擊防護在審
| 申請號： | 201910508552.6 | 申請日： | 2019-06-12 |
| 公開（公告）號： | CN110598484A | 公開（公告）日： | 2019-12-20 |
| 發明（設計）人： | 斯特凡·多爾;馬庫斯·雷格納;桑迪普·賈殷 | 申請（專利權）人： | 恩智浦有限公司 |
| 主分類號： | G06F21/72 | 分類號： | G06F21/72 |
| 代理公司： | 11021 中科專利商標代理有限責任公司 | 代理人： | 倪斌 |
| 地址： | 荷蘭埃因霍溫高科*** | 國省代碼： | 荷蘭;NL |
| 權利要求書： | 查看更多 | 說明書： | 查看更多 |
| 摘要： | |||
| 搜索關鍵詞： | 延遲輸出 延遲 配置 安全電路 延遲電路 匹配 故障攻擊 接收輸入 同步故障 輸出 比較器 電路 防護 | ||
1.一種電路，其特征在于，包括：
第一安全電路，其被配置成接收輸入并產生第一輸出；
第一延遲電路，其被配置成接收所述第一輸出并產生延遲時間N的第一延遲輸出；
第二延遲電路，其被配置成接收所述輸入并產生延遲時間N的延遲輸入；
第二安全電路，其被配置成接收所述延遲輸入并產生第二延遲輸出；以及
比較器，其被配置成比較所述第一延遲輸出與所述第二延遲輸出并產生結果，其中當所述第一延遲輸出匹配所述第二延遲輸出時所述結果是所述第一延遲輸出或所述第二延遲輸出中的一個，且當所述第一延遲輸出不匹配所述第二延遲輸出時所述結果是誤差值。
2.根據權利要求1所述的電路，其特征在于，所述N值是隨機選擇的。
3.根據權利要求1所述的電路，其特征在于，所述N值周期性地改變。
4.根據權利要求1所述的電路，其特征在于，進一步包括：
第三延遲電路，其被配置成接收所述結果并產生延遲時間M的延遲結果。
5.根據權利要求4所述的電路，其特征在于，所述N值是隨機選擇的，且所述值M＝x-N，其中x是恒定總延遲值。
6.根據權利要求5所述的電路，其特征在于，所述N和M值周期性地改變。
7.一種由電路安全地產生輸出的方法，其特征在于，包括：
由第一安全電路接收輸入并產生第一輸出；
由第一延遲電路接收所述輸出并產生延遲時間N的第一延遲輸出；
由第二延遲電路接收所述輸入并產生延遲時間N的延遲輸入；
由第二安全電路接收所述延遲輸入并產生第二延遲輸出；以及
由比較器比較所述第一延遲輸出與所述第二延遲輸出并產生結果，其中當所述第一延遲輸出匹配所述第二延遲輸出時所述結果是所述第一延遲輸出或所述第二延遲輸出中的一個，且當所述第一延遲輸出不匹配所述第二延遲輸出時所述結果是誤差值。
8.根據權利要求7所述的方法，其特征在于，所述N值是隨機選擇的。
9.根據權利要求7所述的方法，其特征在于，所述N值周期性地改變。
10.一種電路，其特征在于，包括：
第一延遲電路，其被配置成接收輸入并產生延遲時間a·N的第一延遲輸入，其中N是時間延遲且a是從0到n的標量值；
第二延遲電路，其被配置成接收所述輸入并產生延遲時間b·N的第二延遲輸入，其中b是從0到n的標量值；
第三延遲電路，其被配置成接收所述輸入并產生延遲時間c·N的第三延遲輸入，其中c是從0到n的標量值；
第一安全電路，其被配置成接收所述第一延遲輸入并產生第一延遲輸出；
第二安全電路，其被配置成接收所述第二延遲輸入并產生第二延遲輸出；
第三安全電路，其被配置成接收所述第三延遲輸入并產生第三延遲輸出；
第四延遲電路，其被配置成接收所述第一延遲輸出并產生延遲時間(n-a)·N的第四延遲輸出；
第五延遲電路，其被配置成接收所述第二延遲輸出并產生延遲時間(n-b)·N的第五延遲輸出；
第六延遲電路，其被配置成接收所述第三延遲輸出并產生延遲時間(n-c)·N的第六延遲輸出；以及
比較器，其被配置成比較所述第四延遲輸出、所述第五延遲輸出和第六延遲輸出，并產生結果，其中當所述第四延遲輸出、所述第五延遲輸出和第六延遲輸出均彼此相等時所述結果是所述第四延遲輸出、所述第五延遲輸出或所述第二延遲輸出中的一個，否則所述結果是誤差值。
該專利技術資料僅供研究查看技術是否侵權等信息，商用須獲得專利權人授權。該專利全部權利屬于恩智浦有限公司，未經恩智浦有限公司許可，擅自商用是侵權行為。如果您想購買此專利、獲得商業授權和技術合作，請聯系【客服】
本文鏈接：http://www.szxzyx.cn/pat/books/201910508552.6/1.html，轉載請聲明來源鉆瓜專利網。
- 上一篇：一種高可靠性計算機信息安全處理裝置
- 下一篇：數據加密存儲裝置及方法
