[發(fā)明專利]半導體器件及其形成方法

在審

• 申請?zhí)枺?/td>: 201910508001.X
• 申請日: 2019-06-12
• 公開（公告）號: CN112086401A
• 公開（公告）日: 2020-12-15
• 發(fā)明（設(shè)計）人: 王楠
• 申請（專利權(quán)）人: 中芯國際集成電路制造(上海)有限公司;中芯國際集成電路制造(北京)有限公司
• 主分類號: H01L21/8234
• 分類號: H01L21/8234;H01L27/088;H01L21/336
• 代理公司: 北京集佳知識產(chǎn)權(quán)代理有限公司 11227
• 代理人: 吳敏

1.一種半導體器件的形成方法，其特征在于，包括：

提供襯底，所述襯底包括切割區(qū)和非切割區(qū)；

在所述襯底上形成硬掩膜層；

以所述硬掩膜層為掩膜刻蝕部分厚度的所述襯底，形成分立排列的鰭部；

去除所述非切割區(qū)的所述鰭部頂部的所述硬掩膜層；

在所述襯底上形成偽柵結(jié)構(gòu)，所述偽柵結(jié)構(gòu)橫跨所述鰭部，且所述偽柵結(jié)構(gòu)的頂部表面與所述硬掩膜層的頂部表面齊平。

2.如權(quán)利要求1所述半導體器件的形成方法，其特征在于，所述硬掩膜層的材料包括氮化硅、氧化硅、氮氧化硅或碳化硅。

3.如權(quán)利要求1所述半導體器件的形成方法，其特征在于，形成所述硬掩膜層的工藝包括化學氣相沉積法、原子層氣相沉積法或物理氣相沉積法。

4.如權(quán)利要求1所述半導體器件的形成方法，其特征在于，去除所述非切割區(qū)的所述鰭部上的所述硬掩膜層的步驟包括：

在所述襯底上形成光刻膠層，所述光刻膠層的開口暴露出所述非切割區(qū)的所述鰭部上的所述硬掩膜層；

以所述光刻膠層為掩膜；

去除所述非切割區(qū)的所述鰭部上的所述硬掩膜層。

5.如權(quán)利要求1所述半導體器件的形成方法，其特征在于，采用干法刻蝕部分厚度的所述襯底，形成分立排列的鰭部。

6.如權(quán)利要求1所述半導體器件的形成方法，其特征在于，形成所述偽柵結(jié)構(gòu)之后，還包括：

去除所述偽柵結(jié)構(gòu)；

在所述襯底上形成柵極結(jié)構(gòu)，所述柵極結(jié)構(gòu)橫跨所述鰭部。

7.如權(quán)利要求6所述半導體器件的形成方法，其特征在于，所述柵極結(jié)構(gòu)包括柵介質(zhì)層和金屬柵極。

8.如權(quán)利要求1所述半導體器件的形成方法，其特征在于，還包括隔離結(jié)構(gòu)，所述隔離結(jié)構(gòu)覆蓋所述鰭部的部分側(cè)壁。

9.如權(quán)利要求1所述半導體器件的形成方法，其特征在于，形成所述偽柵結(jié)構(gòu)之后，采用化學機械研磨的方式研磨所述偽柵結(jié)構(gòu)的頂部表面。

10.一種采用權(quán)利要求1至9任一項方法所形成的半導體器件，其特征在于，包括：

襯底，包括切割區(qū)和非切割區(qū)；

若干鰭部，分立排列于所述襯底；

硬掩膜層，位于所述切割區(qū)的所述鰭部的頂部；

偽柵結(jié)構(gòu)，位于所述襯底上，橫跨所述鰭部且頂部表面與所述硬掩膜層的頂部齊平。