[發明專利]SM4加速處理器、方法和系統

有效

• 申請號: 201910491245.1
• 申請日: 2015-06-19
• 公開（公告）號: CN110233720B
• 公開（公告）日: 2023-01-24
• 發明（設計）人: S·格倫;V·克拉斯諾夫
• 申請（專利權）人: 英特爾公司
• 主分類號: H04L9/06
• 分類號: H04L9/06;G06F9/30;G06F21/60
• 代理公司: 上海專利商標事務所有限公司 31100
• 代理人: 黃嵩泉;錢慰民

1.一種處理器，包括：

用于存儲單指令多數據SIMD數據的多個寄存器，包括第一寄存器和第二寄存器，所述第一寄存器用于存儲第一源數據，所述第一源數據包括要用SM4密碼算法加密的四個源數據元素，所述第二寄存器用于存儲包括四個輪密鑰的第二源數據，其中所述多個寄存器使用寄存器重命名來動態地分配；

解碼單元，用于解碼指令，所述指令具有用于指定所述第一寄存器的第一字段和用于指定所述第二寄存器的第二字段；以及

執行單元，與所述解碼單元和所述多個寄存器耦合，所述執行單元用于：響應于所述指令的解碼，生成結果并將所述結果存儲在所述第一寄存器中，所述結果包括四個結果數據元素，所述四個結果數據元素包括由所述SM4密碼算法的四個相應加密輪來加密的第一源數據。

2.如權利要求1所述的處理器，其特征在于，所述執行單元用于生成與具有用于所述相應加密輪的第一值的線性替換函數的求值相一致的四個結果數據元素的每一個結果數據元素，具有所述第一值的線性替換函數通過以下方式計算：所述第一值邏輯異或第二值，再邏輯異或第三值，再邏輯異或第四值，再邏輯異或第五值，所述第二值等于所述第一值左循環2位，所述第三值等于所述第一值左循環10位，所述第四值等于所述第一值左循環18位，所述第五值等于所述第一值左循環24位。

3.如權利要求1所述的處理器，其特征在于，所述執行單元響應于所述指令的解碼，用于通過為所述相應的加密輪執行混合器替換來生成所述四個結果數據元素的每一個結果數據元素，其中，所述混合器替換包括作為非線性替換的結果的線性替換。

4.如權利要求1所述的處理器，其特征在于，所述第二源數據是128位的，并且具有：

位[31:0]中的用于加密輪i的第一輪密鑰；

位[63:32]中的用于加密輪i+1的第二輪密鑰；

位[95:64]中的用于加密輪i+2的第三輪密鑰；以及

位[127:96]中的用于加密輪i+3的第四輪密鑰。

5.如權利要求1所述的處理器，其特征在于，所述結果是128位的，并且包括：

位[31:0]中的用于加密輪i+4的第一結果數據元素；

位[63:32]中的用于加密輪i+5的第二結果數據元素；

位[95:64]中的用于加密輪i+6的第三結果數據元素；以及

位[127:96]中的用于加密輪i+7的第四結果數據元素。

6.如權利要求1所述的處理器，其特征在于，所述第一源數據包括位[31:0]中的第一數據元素、位[63:32]中的第二數據元素、位[95:64]中的第三數據元素以及位[127:96]中的第四數據元素，且其中，所述第二源數據包括位[31:0]中的第一輪密鑰、位[63:32]中的第二輪密鑰、位[95:64]中的第三輪密鑰以及位[127:96]中的第四輪密鑰，且其中，所述結果包括位[31:0]中的第一結果數據元素，所述第一結果數據元素等于所述第一數據元素邏輯異或用第一輸入求值的函數的第一輸出，所述第一輸入等于所述第二數據元素邏輯異或所述第三數據元素，再邏輯異或所述第四數據元素，再邏輯異或所述第一輪密鑰，所述第一輸出等于第一值，所述第一值等于應用于所述第一輸入的替換盒，再邏輯異或所述第一值左循環2位，再邏輯異或所述第一值左循環10位，再邏輯異或所述第一值左循環18位，再邏輯異或所述第一值左循環24位。