[發(fā)明專利]光子模數(shù)轉(zhuǎn)換的級(jí)聯(lián)調(diào)制器芯片

在審

• 申請(qǐng)?zhí)枺?/td>: 201910487730.1
• 申請(qǐng)日: 2019-06-05
• 公開(kāi)（公告）號(hào): CN110333638A
• 公開(kāi)（公告）日: 2019-10-15
• 發(fā)明（設(shè)計(jì)）人: 鄒衛(wèi)文;李俊燕;于磊;周林杰;陳建平
• 申請(qǐng)（專利權(quán)）人: 上海交通大學(xué)
• 主分類號(hào): G02F7/00
• 分類號(hào): G02F7/00
• 代理公司: 上海恒慧知識(shí)產(chǎn)權(quán)代理事務(wù)所(特殊普通合伙) 31317
• 代理人: 張寧展

1.一種光子模數(shù)轉(zhuǎn)換的級(jí)聯(lián)調(diào)制器芯片，其特征在于，在一塊芯片上包括多個(gè)調(diào)制結(jié)構(gòu)、功能電極和光端口，

所述的多個(gè)調(diào)制結(jié)構(gòu)包括光采樣結(jié)構(gòu)和多通道并行解復(fù)用結(jié)構(gòu)，所述的光采樣結(jié)構(gòu)包含1級(jí)1×1的調(diào)制結(jié)構(gòu)，用于實(shí)現(xiàn)時(shí)域連續(xù)變化電信號(hào)的采樣；所述的多通道并行解復(fù)用結(jié)構(gòu)包含N級(jí)1×2的調(diào)制結(jié)構(gòu)，第1級(jí)包含一個(gè)1×2的調(diào)制結(jié)構(gòu)，第2級(jí)包含兩個(gè)1×2的調(diào)制結(jié)構(gòu)，第3級(jí)包含四個(gè)1×2的調(diào)制結(jié)構(gòu)、……、第N級(jí)包含2^N-1個(gè)1×2的調(diào)制結(jié)構(gòu)；第1級(jí)1×2的調(diào)制結(jié)構(gòu)的輸入端和所述的光采樣結(jié)構(gòu)的輸出端相連，第1級(jí)1×2的調(diào)制結(jié)構(gòu)的輸出端分別與第2級(jí)兩個(gè)1×2的調(diào)制結(jié)構(gòu)的輸入端相連，每個(gè)第2級(jí)1×2的調(diào)制結(jié)構(gòu)的輸出端分別與第3級(jí)兩個(gè)1×2的調(diào)制結(jié)構(gòu)的輸入端相連，以此類推，從而產(chǎn)生2^N路解復(fù)用的輸出通道，用于實(shí)現(xiàn)高速光采樣序列的多通道解復(fù)用；所述的光采樣結(jié)構(gòu)的輸出端直接與多通道并行解復(fù)用結(jié)構(gòu)的輸入端相連；

所述的功能電極包括直流電極、射頻電極和熱移相電極，所述的直流電極包含N個(gè)，位于芯片上部的左右兩側(cè)，分別給N個(gè)調(diào)制結(jié)構(gòu)供電；所述的射頻電極(RF)包含N個(gè)，位于芯片左下側(cè)，分別給N個(gè)調(diào)制結(jié)構(gòu)提供射頻信號(hào)；所述的熱移相電極(R)包含N個(gè)，位于芯片右下側(cè)，分別給N個(gè)調(diào)制結(jié)構(gòu)提供熱移相信號(hào)；

所述的光端口包括對(duì)光端口、光輸入端口、輸出測(cè)試端口和測(cè)試端口，所述的對(duì)光端口為2個(gè)，位于光端口的兩側(cè)，在對(duì)光時(shí)使用，作為光纖與調(diào)制器的進(jìn)光端口對(duì)準(zhǔn)的參照；所述的輸入端口為1個(gè)，為第一級(jí)調(diào)制結(jié)構(gòu)的輸入端，即光采樣結(jié)構(gòu)的輸入端；所述的輸出測(cè)試端口為第N級(jí)的2^N-1個(gè)調(diào)制結(jié)構(gòu)的輸出測(cè)試端口，共計(jì)2^N個(gè)；所述的測(cè)試端口為多通道并行解復(fù)用結(jié)構(gòu)中的調(diào)制結(jié)構(gòu)的輸入端口，共計(jì)2^N-1個(gè)。

2.根據(jù)權(quán)利要求1所述的光子模數(shù)轉(zhuǎn)換的級(jí)聯(lián)調(diào)制器芯片，其特征在于，所述的級(jí)聯(lián)調(diào)制器芯片中各調(diào)制結(jié)構(gòu)之前可加或不加延遲線。

3.根據(jù)權(quán)利要求1所述的光子模數(shù)轉(zhuǎn)換的級(jí)聯(lián)調(diào)制器芯片，其特征在于，所述的芯片采用硅基SOI集成、體硅基集成、硅基鈮酸鋰薄膜集成、硅基鍵合鈮酸鋰集成、石墨烯集成、半導(dǎo)體異質(zhì)集成或半導(dǎo)體異構(gòu)集成。

4.根據(jù)權(quán)利要求1至3任一項(xiàng)所述的光子模數(shù)轉(zhuǎn)換的級(jí)聯(lián)調(diào)制器芯片，其特征在于，所述的單個(gè)調(diào)制結(jié)構(gòu)為馬赫-曾德?tīng)?MZ)單臂調(diào)制干涉結(jié)構(gòu)(MZI)、或推挽式MZ雙臂調(diào)制干涉結(jié)構(gòu)。