[發(fā)明專利]在NAND存儲(chǔ)器陣列中實(shí)現(xiàn)具有三值輸入和二值權(quán)重的神經(jīng)網(wǎng)絡(luò)

在審

• 申請?zhí)枺?/td>: 201910480010.2
• 申請日: 2019-06-04
• 公開（公告）號: CN110751276A
• 公開（公告）日: 2020-02-04
• 發(fā)明（設(shè)計(jì)）人: T·T·黃;W·H·崔;M·盧克博登
• 申請（專利權(quán)）人: 閃迪技術(shù)有限公司
• 主分類號: G06N3/063
• 分類號: G06N3/063
• 代理公司: 11245 北京紀(jì)凱知識產(chǎn)權(quán)代理有限公司
• 代理人: 徐東升;魏利娜

1.一種非易失性存儲(chǔ)器電路，包括：

非易失性存儲(chǔ)器單元陣列，所述非易失性存儲(chǔ)器單元陣列被布置為NAND串并且被配置成存儲(chǔ)神經(jīng)網(wǎng)絡(luò)的一個(gè)或多個(gè)二值權(quán)重，每個(gè)權(quán)重存儲(chǔ)在公共NAND串上的一對非易失性存儲(chǔ)器單元中；和

一個(gè)或多個(gè)控制電路，所述一個(gè)或多個(gè)控制電路連接到所述非易失性存儲(chǔ)器單元陣列，所述一個(gè)或多個(gè)控制電路被配置成：

接收用于神經(jīng)網(wǎng)絡(luò)層的一個(gè)或多個(gè)輸入并且將所述一個(gè)或多個(gè)輸入轉(zhuǎn)換成一組電壓模式中的一個(gè)或多個(gè)對應(yīng)電壓模式；

將所述一個(gè)或多個(gè)電壓模式應(yīng)用于所述非易失性存儲(chǔ)器單元陣列，從而執(zhí)行所述一個(gè)或多個(gè)輸入與所述權(quán)重的陣列內(nèi)乘法；

累加所述陣列內(nèi)乘法的結(jié)果；以及

確定對應(yīng)于第一電壓模式的所述一個(gè)或多個(gè)電壓模式的數(shù)量，并且基于與所述第一電壓模式相對應(yīng)的所述一個(gè)或多個(gè)電壓模式的數(shù)量來調(diào)整所述陣列內(nèi)乘法的累加結(jié)果。

2.根據(jù)權(quán)利要求1所述的非易失性存儲(chǔ)器電路，其中：

所述一個(gè)或多個(gè)輸入是三值輸入；并且

所述第一電壓模式對應(yīng)于0三值輸入值。

3.根據(jù)權(quán)利要求1所述的非易失性存儲(chǔ)器電路，其中：

所述一個(gè)或多個(gè)輸入是多個(gè)輸入；并且

所述一個(gè)或多個(gè)控制電路被配置成將所述對應(yīng)的多個(gè)電壓模式同時(shí)應(yīng)用于連接到公共位線的多個(gè)NAND串，從而執(zhí)行所述一個(gè)或多個(gè)輸入與存儲(chǔ)在連接到公共位線的所述多個(gè)NAND串上的所述權(quán)重的并發(fā)陣列內(nèi)乘法。

4.根據(jù)權(quán)利要求1所述的非易失性存儲(chǔ)器電路，其中：

一個(gè)或多個(gè)控制電路被配置成將與所述一個(gè)或多個(gè)輸入中的第一輸入相對應(yīng)的電壓模式同時(shí)應(yīng)用于各自連接到不同位線的多個(gè)NAND串，從而執(zhí)行所述第一輸入與存儲(chǔ)在各自連接到不同位線的所述多個(gè)NAND串上的所述權(quán)重的并發(fā)陣列內(nèi)乘法。

5.根據(jù)權(quán)利要求1所述的非易失性存儲(chǔ)器電路，所述一個(gè)或多個(gè)控制電路進(jìn)一步被配置成：

將所調(diào)整的累加結(jié)果轉(zhuǎn)換成對應(yīng)的第二組電壓模式；

將所述第二組電壓模式應(yīng)用于所述非易失性存儲(chǔ)器單元陣列，從而執(zhí)行所調(diào)整的累加結(jié)果與所述權(quán)重的第二陣列內(nèi)乘法并且累加所述第二陣列內(nèi)乘法的結(jié)果；以及

確定對應(yīng)于所述第一電壓模式的所述第二組電壓模式的數(shù)量，并且基于與所述第一電壓模式相對應(yīng)的所述第二電壓模式的數(shù)量來調(diào)整所述第二陣列內(nèi)乘法的所述累加結(jié)果。

6.一種裝置，包括：

源極線；

第一位線；

多個(gè)第一字線；

第一NAND串，所述第一NAND串連接在所述源極線與所述第一位線之間，所述第一NAND串包括各自連接到第一多個(gè)所述第一字線中的對應(yīng)字線的第一多個(gè)非易失性存儲(chǔ)器單元；

第一讀出放大器，所述第一讀出放大器連接到所述第一位線并且被配置成響應(yīng)于同時(shí)應(yīng)用于所述第一多個(gè)所述第一字線的一組電壓電平以確定所述第一NAND串的導(dǎo)通狀態(tài)；

邏輯電路，所述邏輯電路連接到所述第一多個(gè)所述第一字線；和

第一計(jì)數(shù)器電路，所述第一計(jì)數(shù)器電路連接到所述第一讀出放大器和所述邏輯電路，所述第一計(jì)數(shù)器電路被配置成響應(yīng)于由所述第一讀出放大器確定的所述導(dǎo)通狀態(tài)以使第一計(jì)數(shù)遞增，并且響應(yīng)于來自指示應(yīng)用于所述第一多個(gè)所述第一字線的電壓電平的第一模式的所述邏輯電路的輸出以改變所述第一計(jì)數(shù)的遞增。

7.根據(jù)權(quán)利要求6所述的裝置，其中所述第一多個(gè)非易失性存儲(chǔ)器單元是第一對非易失性存儲(chǔ)器單元，并且所述第一多個(gè)所述第一字線是一對第一字線。

8.根據(jù)權(quán)利要求7所述的裝置，其中所述第一對非易失性存儲(chǔ)器單元包括處于編程狀態(tài)的非易失性存儲(chǔ)器單元和處于擦除狀態(tài)的存儲(chǔ)器。

9.根據(jù)權(quán)利要求7所述的裝置，其中所述電壓電平的第一模式對應(yīng)于將相同的電壓電平應(yīng)用于所述一對第一字線中的兩者。

10.根據(jù)權(quán)利要求6所述的裝置，其中響應(yīng)于控制信號啟用所述邏輯電路。