[發明專利]一種計算單元、陣列、模塊、硬件系統及實現方法

在審

• 申請號: 201910476496.2
• 申請日: 2019-06-03
• 公開（公告）號: CN110069444A
• 公開（公告）日: 2019-07-30
• 發明（設計）人: 李麗;陳沁雨;傅玉祥;曹華鋒;何書專
• 申請（專利權）人: 南京寧麒智能計算芯片研究院有限公司
• 主分類號: G06F15/78
• 分類號: G06F15/78;G06F7/50;G06N3/04;G06N3/063
• 代理公司: 江蘇瑞途律師事務所 32346
• 代理人: 金龍

1.一種計算單元，其特征在于：包括一個無效數據模塊、一個緩沖單元組、一個加法器、一個多通道部分、寄存器組以及多個選通器，輸入數據經過無效數據模塊處理后傳輸到緩沖單元組，緩沖單元組對數據緩沖后提供有效數據源給加法器，數據通過加法器后經過多通道部分和寄存器組，最后數據分為正權值部分和負權值部分再通過選通器傳輸到加法器。

2.根據權利要求1所述的一種計算單元，其特征在于，無效數據模塊判斷輸入數據是否為零，輸入數據為零判為無效數據跳過計算單元。

3.根據權利要求2所述的一種計算單元，其特征在于，無效數據模塊的輸入數據為系統輸入圖像數據或權重數據。

4.根據權利要求1所述的一種計算單元，其特征在于，緩沖單元組包含多個子緩沖單元，用于緩沖經過無效數據消除模塊的數據，輸入數據經過子緩沖單元后通過供數輪轉機制確保向加法器提供足夠的有效數據源。

5.根據權利要求1所述的一種計算單元，其特征在于，所述計算單元采用了一種可重構復用累加通道的機制進行乘法累加操作，多通道部分和寄存器組用于寄存對應每一個權重的部分和累加結果，并根據權重的值來選擇向加法器提供的累加源數據重構累加通道，選通器用于根據權重的值來重構加法器的累加通路。

6.一種陣列，包括權利要求1-5任一所述的計算單元，其特征在于，所述陣列由計算單元呈陣列分布，陣列有Z片，每一片分別有Y行構成，每一行有X個計算單元；所述陣列用于進行乘累加計算，陣列的每一行計算單元接收相同的輸入圖像數據，陣列的每一列的計算單元接收相同的權重數據。

7.一種模塊，包括根據權利要求6所述的一種陣列，其特征在于，還包括一個聚合處理單元，所述聚合處理單元處理陣列卷積計算的部分和的加法計算、標準化層處理和激活函數處理。

8.根據權利要求7所述的一種模塊，其特征在于，聚合處理單元包括多個子聚合處理單元，每個子聚合處理單元包括兩個常數乘法器和一個加法器，每個子聚合處理單元對應處理所述陣列一片計算單元輸出的數據；所述陣列計算出的部分和通過聚合處理單元進行加法運算，得到最后乘累加的結果；并根據標準化層的線性化特征，將標準化層的計算合并于部分和累加部分。

9.一種硬件系統，包括片上設備和片外設備，其特征在于，片上設備包括權利要求7-8任一所述的一種模塊，為計算模塊；片上設備還包括控制模塊、配置模塊、存儲模塊、總線接口，片外設備包括CPU和外部存儲模塊；片外設備的CPU與片上設備的控制模塊電連接，片外設備的外部存儲器和片上設備的存儲模塊電連接，片上設備的控制模塊與片上設備的配置模塊、存儲模塊和計算模塊電連接，片上設備的配置模塊和片上設備的存儲模塊和計算模塊電連接，片上設備的存儲模塊和計算模塊電連接。

10.根據權利要求9所述的一種硬件系統的實現方法，其特征在于，片外設備的CPU的指令通過總線接口讀入到片上設備的控制模塊進行解碼，解碼后的配置指令傳輸入片上設備的配置模塊中，數據通路根據配置信息進行重構；片上設備的控制模塊發出的執行指令控制每個模塊的任務執行開始或結束；片外設備的存儲單元的數據由總線接口傳輸入片上設備的存儲模塊；片上設備的計算模塊根據接收到的執行指令和配置指令，從片上設備的存儲單元讀取數據進行計算，計算結果按指令存回片上設備的存儲單元。