[發(fā)明專利]動(dòng)態(tài)調(diào)整低精度的DAC輸出的方法、裝置及存儲(chǔ)介質(zhì)

在審

• 申請(qǐng)?zhí)枺?/td>: 201910471237.0
• 申請(qǐng)日: 2019-05-31
• 公開(kāi)（公告）號(hào): CN110190851A
• 公開(kāi)（公告）日: 2019-08-30
• 發(fā)明（設(shè)計(jì)）人: 陳清;黃涌;楊細(xì)芳
• 申請(qǐng)（專利權(quán)）人: 湖南恩智測(cè)控技術(shù)有限公司
• 主分類號(hào): H03M1/10
• 分類號(hào): H03M1/10
• 代理公司: 長(zhǎng)沙軒榮專利代理有限公司 43235
• 代理人: 張勇

1.一種動(dòng)態(tài)調(diào)整低精度的DAC輸出的方法，其特征在于，通過(guò)高精度ADC來(lái)采集DAC的實(shí)際輸出，再通過(guò)軟件算法進(jìn)行連續(xù)動(dòng)態(tài)校正。

2.如權(quán)利要求1所述的一種動(dòng)態(tài)調(diào)整低精度的DAC輸出的方法，其特征在于，在DAC輸出端添加ADC采樣，以實(shí)時(shí)、連續(xù)的追蹤DAC實(shí)際輸出值，并通過(guò)MCU將ADC采樣值與DAC設(shè)定值進(jìn)行比較，以確認(rèn)設(shè)定值與實(shí)際值的差值是否在允許的精度范圍內(nèi)；若存在誤差則計(jì)算對(duì)應(yīng)的DAC調(diào)整值，并通過(guò)DAC輸出，同時(shí)ADC持續(xù)監(jiān)測(cè)實(shí)時(shí)DAC輸出。

3.如權(quán)利要求2所述的一種動(dòng)態(tài)調(diào)整低精度的DAC輸出的方法，其特征在于，具體的所述DAC調(diào)整值計(jì)算步驟如下所示：

步驟1：計(jì)算調(diào)整允許偏差值范圍，所述偏差值范圍由實(shí)際使用場(chǎng)景以及DAC精度和位數(shù)確定，其范圍情況為只有下限或同時(shí)具有上下限，然后調(diào)整上下限值，調(diào)整所述下限值為用輸出滿量程實(shí)際值除以DAC最大輸出值得到調(diào)整后的下限值，調(diào)整上限值為由實(shí)際使用場(chǎng)景決定是否存在和大??；

步驟2：計(jì)算實(shí)際偏差值，所述實(shí)際偏差值＝DA輸出實(shí)際值-AD采樣實(shí)際值；

步驟3：確認(rèn)實(shí)際偏差值是否在調(diào)整允許偏差值范圍內(nèi)；若實(shí)際偏差值在調(diào)整允許偏差值范圍內(nèi)，則將實(shí)際偏差值換算成對(duì)應(yīng)的DA值并輸出，DA新設(shè)定值＝DA設(shè)定值+差值DA值；若實(shí)際偏差值不在調(diào)整允許偏差值范圍內(nèi)，則保持當(dāng)前DA輸出回到所述步驟2，繼續(xù)等待下次數(shù)據(jù)更新與比較。

4.如權(quán)利要求3所述的一種動(dòng)態(tài)調(diào)整低精度的DAC輸出的方法，其特征在于，所述連續(xù)動(dòng)態(tài)校正在實(shí)現(xiàn)過(guò)程中為確保每次DAC輸出值調(diào)整ADC能采集到穩(wěn)定的輸出實(shí)際值，每次對(duì)DAC值進(jìn)行調(diào)整后，到下一次比較調(diào)整預(yù)留一定的延時(shí)等待時(shí)間。

5.如權(quán)利要求4所述的一種動(dòng)態(tài)調(diào)整低精度的DAC輸出的方法，其特征在于，所述的延時(shí)等待時(shí)間由DAC輸出穩(wěn)定時(shí)間以及ADC采樣時(shí)間確定。

6.如權(quán)利要求5所述的一種動(dòng)態(tài)調(diào)整低精度的DAC輸出的方法，其特征在于，輸入采集與輸出控制組合成一個(gè)反饋控制系統(tǒng)，通過(guò)輸入采集來(lái)判斷輸出值是否達(dá)到設(shè)定值。

7.如權(quán)利要求6所述的一種動(dòng)態(tài)調(diào)整低精度的DAC輸出的方法，其特征在于，根據(jù)不同場(chǎng)合的負(fù)載情況，通過(guò)MCU將ADC采樣值與DAC設(shè)定值進(jìn)行比較后動(dòng)態(tài)補(bǔ)償不同的電壓值達(dá)到理想的輸出。

8.如權(quán)利要求7所述的一種動(dòng)態(tài)調(diào)整低精度的DAC輸出的方法，其特征在于，所述高精度ADC配置為通過(guò)選通器與多個(gè)DAC連接，通過(guò)所述選通器執(zhí)行多個(gè)低精度的DAC的輸出動(dòng)態(tài)調(diào)整，且所述的高精度ADC的采樣率為120Msps分辨率為32bit的ADC。

9.一種電子裝置，其特征在于，包括：

處理器；以及，

存儲(chǔ)器，用于存儲(chǔ)所述處理器的可執(zhí)行指令；

其中，所述處理器配置為經(jīng)由執(zhí)行所述可執(zhí)行指令來(lái)執(zhí)行權(quán)利要求1-8任一項(xiàng)所述的動(dòng)態(tài)調(diào)整低精度的DAC輸出的方法。

10.一種計(jì)算機(jī)可讀存儲(chǔ)介質(zhì)，其上存儲(chǔ)有計(jì)算機(jī)程序，其特征在于，所述計(jì)算機(jī)程序被處理器執(zhí)行時(shí)實(shí)現(xiàn)權(quán)利要求1-8任一項(xiàng)所述的動(dòng)態(tài)調(diào)整低精度的DAC輸出的方法。