[發明專利]一種雙深度淺溝道隔離槽及其制備方法

有效

• 申請號: 201910407317.X
• 申請日: 2019-05-15
• 公開（公告）號: CN110148580B
• 公開（公告）日: 2021-07-02
• 發明（設計）人: 楊渝書;伍強;李艷麗
• 申請（專利權）人: 上海集成電路研發中心有限公司;成都微光集電科技有限公司
• 主分類號: H01L21/762
• 分類號: H01L21/762;H01L27/146
• 代理公司: 上海思微知識產權代理事務所(普通合伙) 31237
• 代理人: 鄭星

本發明提供一種雙深度淺溝道隔離槽及其制備方法，雙深度淺溝道隔離槽的制備方法包括：提供一襯底，襯底上依次形成有硬掩模層和圖形化的第一光刻膠層；以圖形化的第一光刻膠層為掩模，刻蝕形成第一開口和第二開口，再去除第一光刻膠層；在硬掩模層上形成圖形化的第二光刻膠層；以圖形化的第二光刻膠層和硬掩模層為掩模，刻蝕形成第二隔離槽的第一部分，再去除所述第二光刻膠層；以硬掩模層為掩模，刻蝕形成第二隔離槽的第二部分和第一隔離槽，使得感光區的第一隔離槽和邏輯區的第二隔離槽同時形成，提高了感光器件的電性性能，還提高了STI電性隔離的性能，同時，降低了工藝難度，擴大了工藝窗口。

技術領域

本發明涉及半導體制造領域，特別是涉及一種雙深度淺溝道隔離槽及其制備方法。

背景技術

淺溝道隔離(STI，Shallow Trench Isolation)工藝是CMOS器件形成的關鍵工藝之一，隨著器件尺寸的不斷縮小，光刻膠厚度受到限制，而STI的刻蝕深度沒有太大的減小，使光刻膠不能滿足作為STI刻蝕掩膜層的厚度要求，所以在130nm技術節點后，現有技術中廣泛采用氮化硅硬掩膜工藝來進行STI刻蝕。

同時，基于先進工藝平臺(65nm)的CIS(CMOS Image Sensor，CMOS圖像傳感器)產品是目前芯片制造領域的熱點，由于CIS芯片上同時具有感光區(Pixel)和周圍邏輯區(Logic)，使其制造工藝與傳統邏輯或記憶芯片有很多不同之處，在STI關鍵工藝上，由于感光區和邏輯區的STI深度要求不同，所以現有技術中的CIS產品一般采用Dual STI(雙深度淺溝道隔離槽)工藝來形成兩種深度的STI結構，例如CN103515290A，CN103400796A，CN104201137A，CN104201146A，CN103378110A，CN102005404A等專利中提及的STI結構。

而形成雙深度STI結構的傳統工藝中出現了STI電性隔離的性能較低，以及后續形成的感光器件的電性性能較差的問題。因此，需要一種雙深度淺溝道隔離槽的制備方法，以避免上述缺點。

發明內容

本發明的目的在于提供一種雙深度淺溝道隔離槽及其制備方法，在形成雙深度淺溝道隔離槽結構的同時，提高了STI電性隔離的性能，還提高了后續形成的感光器件的電性性能。

為了解決上述問題，本發明提供了一種雙深度淺溝道隔離槽的制備方法，包括以下步驟：

提供一襯底，所述襯底上依次形成有硬掩模層和圖形化的第一光刻膠層；

以圖形化的所述第一光刻膠層為掩模，刻蝕所述硬掩模層形成第一開口和第二開口，再去除所述第一光刻膠層；

在所述硬掩模層上形成圖形化的第二光刻膠層，圖形化的所述第二光刻膠層填充所述第一開口，并暴露出所述第二開口；

以圖形化的所述第二光刻膠層和硬掩模層為掩模，刻蝕所述襯底，以形成第二隔離槽的第一部分，所述第二開口位于所述第二隔離槽的第一部分上方，再去除所述第二光刻膠層；以及

以所述硬掩模層為掩模，刻蝕所述襯底，以形成第二隔離槽的第二部分和第一隔離槽，所述第二隔離槽的第一部分和第二部分連通，以形成第二隔離槽，所述第一開口位于所述第一隔離槽上方。

可選的，去除所述第二光刻膠層包括：

利用氮氣和氫氣混合氣體灰化方式去除所述第二光刻膠層。

進一步的，圖形化的所述第一光刻膠層的厚度為圖形化的所述第二光刻膠層的厚度為

進一步的，去除所述第一光刻膠層包括：

利用氧氣灰化方式和濕法刻蝕工藝去除所述第一光刻膠層。

可選的，所述襯底包括感光區和邏輯區，所述第一隔離槽位于所述感光區，所述第二隔離槽位于所述邏輯區，所述第一隔離槽的深度小于第二隔離槽的深度。