[發(fā)明專利]一種基于延遲柵欄同步操作指令的多核處理器同步方法

有效

• 申請?zhí)枺?/td>: 201910405943.5
• 申請日: 2019-05-16
• 公開（公告）號: CN110147253B
• 公開（公告）日: 2020-10-20
• 發(fā)明（設(shè)計）人: 萬江華;陳虎;汪東
• 申請（專利權(quán)）人: 湖南轂梁微電子有限公司
• 主分類號: G06F9/38
• 分類號: G06F9/38
• 代理公司: 湖南兆弘專利事務(wù)所(普通合伙) 43008
• 代理人: 周長清

1.一種基于延遲柵欄同步操作指令的多核處理器同步方法，其特征在于：

所有參與柵欄同步的核處理器設(shè)置相同的同步計數(shù)，即所有參與柵欄同步的核處理器數(shù)量；所有參與柵欄同步的核處理器在進行同步時，均執(zhí)行一條同步指令，同步指令在該指令的一指令流水站，發(fā)出當(dāng)前核處理器已到達柵欄的信號，該指令流水站為作為“同步達到站”；并在該同步指令的后續(xù)指令流水站確認(rèn)參與柵欄同步的其他核處理器是否全部到達，該后續(xù)指令流水站為“同步檢查站”；若是，則當(dāng)前核處理器繼續(xù)執(zhí)行，否則進入等待狀態(tài)，直到最后一個到達的核處理器發(fā)出同步點達到信號且被當(dāng)前核處理器檢查到；所述“同步達到站”為“自身同步狀態(tài)更新”所在的流水站；所述“同步檢查站”為“查詢他核同步狀態(tài)”所在的流水站，且當(dāng)“同步檢查站”與“同步達到站”不是同一流水站且不緊鄰的同步方式為“延遲同步”；當(dāng)采用同步分支指令時，所有參與柵欄同步的核處理器均通過所述同步分支指令分支到事務(wù)本身所在的程序；參與柵欄同步的任意核處理器在執(zhí)行到同步分支指令的“同步達到站”時，發(fā)出當(dāng)前核處理器已到達同步的信號，但此時當(dāng)前核處理器并不檢查其他核處理器是否已經(jīng)到達柵欄，直到當(dāng)前核處理器在“同步檢查站”才確認(rèn)參與柵欄同步的其他核處理器是否全部到達；若是，則稱當(dāng)前核處理器開始執(zhí)行分支目標(biāo)所在指令，否則進入等待狀態(tài)，直到最后一個到達的核處理器發(fā)出的信號且被當(dāng)前核處理器檢查到；在任意參與柵欄同步的核處理器通過“同步檢查站”時，保證其他參與柵欄同步的核處理器均已到達“同步達到站”。

2.根據(jù)權(quán)利要求1所述的基于延遲柵欄同步操作指令的多核處理器同步方法，其特征在于：當(dāng)采用同步Load/Store指令時，同步多個核處理器對共享數(shù)據(jù)的訪問操作，所有參與柵欄同步的核處理器在“同步達到站”發(fā)出當(dāng)前核處理器已到達同步的信號，此時當(dāng)前核處理器不檢查其他核處理器是否已經(jīng)到達，直到“同步檢查站”才確認(rèn)參與柵欄同步的其他核處理器是否全部到達；若是，則稱當(dāng)前核處理器繼續(xù)執(zhí)行，否則進入等待狀態(tài)，直到最后一個到達的核處理器發(fā)出的信號且被當(dāng)前核檢查到。

3.根據(jù)權(quán)利要求1或2所述的基于延遲柵欄同步操作指令的多核處理器同步方法，其特征在于：參與柵欄同步的任意核處理器通過“同步檢查站”時，確認(rèn)其他核處理器均已達到“同步達到站”，在“同步達到站”和“同步檢查站”之間不插入任何與事務(wù)相關(guān)的處理，形成柵欄同步。

4.根據(jù)權(quán)利要求1或2所述的基于延遲柵欄同步操作指令的多核處理器同步方法，其特征在于：在連續(xù)同步的過程中，若多個核處理器已經(jīng)進入同步，后續(xù)再次同步時，所有參與同步的核處理器都在“同步達到站”就發(fā)出了到達信號，由于“同步達到站”和“同步檢查站”之間相隔多個指令流水站，這段時間允許任意核處理器的到達信號，傳遞給其他核處理器。

5.根據(jù)權(quán)利要求1或2所述的基于延遲柵欄同步操作指令的多核處理器同步方法，其特征在于：當(dāng)所有核處理器進入“同步檢查站”時已經(jīng)收到其他核處理器的同步信息，不必進入等待狀態(tài)。