[發明專利]在基板的突出部上包括接觸部的垂直FET器件

在審

• 申請號: 201910405404.1
• 申請日: 2019-05-15
• 公開（公告）號: CN110504320A
• 公開（公告）日: 2019-11-26
• 發明（設計）人: 鄭榮采;姜明吉;徐康一;金善培;樸容喜
• 申請（專利權）人: 三星電子株式會社
• 主分類號: H01L29/78
• 分類號: H01L29/78;H01L21/336
• 代理公司: 11021 中科專利商標代理有限責任公司
• 代理人: 吳曉兵<國際申請>=<國際公布>=<進入

提供了VFET器件。一種VFET器件包括基板，該基板包括第一突出部和第二突出部。該VFET器件包括位于第一突出部和第二突出部之間的隔離區域。該VFET器件包括分別位于第一突出部和第二突出部上的第一硅化物區域和第二硅化物區域。此外，該VFET器件包括位于第一硅化物區域和第二硅化物區域上的接觸部。還提供了形成VFET器件的相關方法。

相關申請的交叉引用

本申請要求于2018年5月16日提交的名稱為“Vertical FET Structure toReduce Bottom Contact Resistance and Methods of Fabricating the Same(在基板的突出部上包括接觸部的垂直FET器件)”的美國臨時專利申請No.62/672,281的優先權，其全部公開內容通過引用并入本文。

技術領域

本公開總體上涉及半導體器件領域，更具體地，涉及垂直場效應晶體管(VFET)器件。

背景技術

由于VFET結構可以提供可擴展性和中線(MOL)電容降低，已將VFET研究作為除鰭形FET(FinFET)之外的下一代器件結構的候選。然而，在溝道應力工程、柵極長度控制和/或結形成方面，VFET可能存在挑戰。例如，VFET的結構可能難以使VFET器件的溝道產生應變。

發明內容

根據本文的一些實施例，VFET器件可以包括基板，該基板包括多個豎直突出部。VFET器件可以包括多個隔離區域，交替布置在多個豎直突出部之間。VFET器件可以包括多個豎直突出部的頂面和側壁上的多個硅化物區域。此外，VFET器件可以包括多個豎直突出部的頂面和側壁上的多個硅化物區域上的接觸部。

在一些實施例中，接觸部可以包括分別朝向多個隔離區域突出的多個部分。接觸部的多個部分的側壁可以與多個硅化物區域物理接觸。附加地或備選地，接觸部可以連續延伸跨過多個豎直突出部中的至少三個和多個隔離區域中的至少兩個，并且多個豎直突出部的側壁可以包括面向接觸部的至少四個側壁。

根據一些實施例，VFET器件可以包括多個鰭形半導體結構，分別從多個豎直突出部豎直突出。此外，VFET器件可以包括多個上部源/漏區，分別位于多個鰭形半導體結構的頂面。接觸部可以與多個鰭形半導體結構和多個上部源/漏區橫向間隔開。在一些實施例中，VFET器件可以包括多個下部源/漏區，位于多個鰭形半導體結構和多個豎直突出部之間。

在一些實施例中，多個豎直突出部可以包括基板的多個第一豎直突出部。VFET器件還可以包括述基板的多個第二豎直突出部。多個第二豎直突出部上可以沒有接觸部。

根據本文的一些實施例，VFET器件可以包括第一豎直突出部、第二豎直突出部和第三豎直突出部。VFET器件可以包括第一隔離區域，位于第一豎直突出部和第二豎直突出部之間。VFET器件可以包括第二隔離區域，位于第二豎直突出部和第三豎直突出部之間。此外，VFET器件可以包括接觸部，位于第一豎直突出部、第二豎直突出部和第三豎直突出部的相應頂面和相應側壁上。

在一些實施例中，VFET器件可以包括硅化物區域，位于第一豎直突出部、第二豎直突出部和第三豎直突出部的頂面和側壁上。硅化物區域可以位于接觸部與第一豎直突出部、第二豎直突出部和第三豎直突出部之間。此外，接觸部可以包括與硅化物區域的位于第一豎直突出部、第二豎直突出部和第三豎直突出部的側壁上的部分物理接觸的部分。

根據一些實施例，第一隔離區域和第二隔離區域可以位于第一豎直突出部、第二豎直突出部和第三豎直突出部的下部之間。接觸部的部分可以包括分別朝向第一隔離區域和第二隔離區域突出的第一部分和第二部分。接觸部的第一部分可以位于第一豎直突出部的上部和第二豎直突出部的上部之間，以及此外，接觸部的第二部分可以位于第二豎直突出部的上部和第三豎直突出部的上部之間。

在一些實施例中，接觸部可以從第一豎直突出部的頂面連續延伸到第二豎直突出部的頂面和第三豎直突出部的頂面。