[發(fā)明專利]阻變隨機存取存儲器的結(jié)構(gòu)及其形成方法

在審

• 申請?zhí)枺?/td>: 201910403324.2
• 申請日: 2019-05-15
• 公開（公告）號: CN111952445A
• 公開（公告）日: 2020-11-17
• 發(fā)明（設(shè)計）人: 楊蕓
• 申請（專利權(quán)）人: 中芯國際集成電路制造(上海)有限公司;中芯國際集成電路制造(北京)有限公司
• 主分類號: H01L45/00
• 分類號: H01L45/00
• 代理公司: 北京集佳知識產(chǎn)權(quán)代理有限公司 11227
• 代理人: 徐文欣;吳敏

一種阻變隨機存取存儲器的結(jié)構(gòu)及其形成方法，結(jié)構(gòu)包括：襯底；位于所述襯底內(nèi)的第一底部電極，且所述襯底暴露出所述第一底部電極表面；位于所述第一底部電極表面的第二底部電極；位于所述第二底部電極表面的阻變層；位于所述阻變層表面的頂部電極。所述阻變隨機存取存儲器的性能得到提升。

技術(shù)領(lǐng)域

本發(fā)明涉及半導(dǎo)體制造領(lǐng)域，尤其是涉及一種阻變隨機存取存儲器的結(jié)構(gòu)及其形成方法。

背景技術(shù)

在集成電路(IC)器件中，阻變隨機存取存儲器(Resistive Random AccessMemory，RRAM)是用于下一代非易失性存儲器件的新興技術(shù)。阻變隨機存取存儲器是包括了阻變隨機存取存儲器單元陣列的存儲結(jié)構(gòu)，每個阻變隨機存取存儲器單元均使用電阻值而非電荷來存儲少量數(shù)據(jù)。具體而言，每個阻變隨機存取存儲器單元均包括電阻材料層，可以調(diào)整電阻材料層的電阻來顯示邏輯“0”或邏輯“1”。

在先進的技術(shù)節(jié)點中，部件尺寸按比例縮小并且存儲器件的尺寸相應(yīng)降低，這就需要形成阻變隨機存取存儲器的各個工藝制程的精度相應(yīng)提高，以滿足對阻變隨機存取存儲器高性能的需求。

然而，現(xiàn)有的阻變隨機存取存儲器性能仍需提高。

發(fā)明內(nèi)容

本發(fā)明解決的技術(shù)問題是提供一種阻變隨機存取存儲器的結(jié)構(gòu)及其形成方法，能夠提升阻變隨機存取存儲器的性能。

為解決上述技術(shù)問題，本發(fā)明提供一種阻變隨機存取存儲器單元，其特征在于，包括：襯底；位于所述襯底內(nèi)的第一底部電極，且所述襯底暴露出所述第一底部電極表面；位于所述第一底部電極表面的第二底部電極；位于所述第二底部電極表面的阻變層；位于所述阻變層表面的頂部電極。

可選的，所述第二底部電極還位于所述襯底的部分表面。

可選的，所述第二底部電極的材料包括金屬；所述金屬包括：鎢或氮化鈦。

可選的，所述第二底部電極的厚度范圍為50nm～200nm。

可選的，所述阻變層的材料包括過渡金屬氧化物；所述過渡金屬氧化物包括：氧化鉿、氧化鋯、氧化鋁、氧化鎳、氧化鉭或氧化鈦。

可選的，所述頂部電極的材料包括金屬；所述金屬包括銅、鋁、鎢或氮化鈦。

可選的，所述第一底部電極高寬比大于5:1。

相應(yīng)的，本發(fā)明還提供一種形成上述任一結(jié)構(gòu)的方法，包括：提供襯底；在所述襯底內(nèi)形成第一底部電極，且所述襯底暴露出所述第一底部電極表面；在所述第一底部電極表面形成第二底部電極；在所述第二底部電極表面形成阻變層；在所述阻變層表面形成頂部電極。

可選的，所述頂部電極、阻變層和第二底部電極的形成方法包括：在所述襯底上、第一底部電極表面形成第二底部電極材料；在所述第二底部電極材料上形成阻變層材料；在所述阻變層材料上形成頂部電極材料層；在所述頂部電極材料層上形成第一掩膜層，所述第一掩膜層暴露出部分所述頂部電極材料層；以所述第一掩膜層為掩膜刻蝕所述頂部電極材料層、阻變層材料以及第二底部電極材料，直至暴露出所述襯底表面，形成所述頂部電極、阻變層和第二底部電極。

可選的，所述形成第二底部電極材料的工藝包括物理氣相沉積工藝或電鍍工藝。

可選的，所述形成阻變層材料的工藝包括化學(xué)氣相沉積工藝或物理氣相沉積工藝。

可選的，刻蝕所述頂部電極材料層、阻變層材料以及第二底部電極材料的工藝包括各向異性的干法刻蝕工藝。

可選的，所述襯底包括基底和位于基底上的介質(zhì)層，所述第一底部電極位于所述介質(zhì)層內(nèi)，且所述介質(zhì)層表面低于或齊平于所述第一底部電極的頂部表面。