[發明專利]形成金屬互連結構的方法有效
| 申請號： | 201910399066.5 | 申請日： | 2019-05-14 |
| 公開（公告）號： | CN110148583B | 公開（公告）日： | 2021-06-18 |
| 發明（設計）人： | 鄒永金;何炳奎;曹秀亮 | 申請（專利權）人： | 上海華虹宏力半導體制造有限公司 |
| 主分類號： | H01L21/768 | 分類號： | H01L21/768 |
| 代理公司： | 上海思微知識產權代理事務所(普通合伙) 31237 | 代理人： | 屈蘅 |
| 地址： | 201203 上海市浦東*** | 國省代碼： | 上海;31 |
| 權利要求書： | 查看更多 | 說明書： | 查看更多 |
| 摘要： | |||
| 搜索關鍵詞： | 形成 金屬 互連 結構 方法 | ||
1.一種形成金屬互連結構的方法，其特征在于，包括：
提供一襯底，所述襯底上形成有柵極結構、覆蓋所述柵極結構的第一介質層及位于所述第一介質層中的第一插塞；
在所述第一介質層表面形成一金屬互連線，所述金屬互連線與所述第一插塞電性連接；
形成一硬掩膜層，所述硬掩膜層覆蓋所述金屬互連線及所述襯底；
干法刻蝕所述硬掩膜層及部分厚度的所述第一介質層以形成溝槽，且所述溝槽的深寬比大于或者等于2.5；
至少執行兩次濕法清洗工藝；
形成第二介質層，所述第二介質層填充所述溝槽且覆蓋所述金屬互連線，其中，位于所述溝槽內的所述第二介質層中形成空氣隙；以及，
形成第二插塞，所述第二插塞位于所述第二介質層中且與所述金屬互連線電性連接，其中，所述第一插塞、金屬互連線及第二插塞構成金屬互連結構。
2.根據權利要求1所述的形成金屬互連結構的方法，其特征在于，形成所述金屬互連線的步驟包括：
形成一導電層，所述導電層覆蓋所述第一介質層和所述第一插塞；
刻蝕所述導電層以形成與所述第一插塞電性連接的所述金屬互連線。
3.根據權利要求2所述的形成金屬互連結構的方法，其特征在于，采用等離子體刻蝕工藝刻蝕所述導電層、所述硬掩膜層及部分厚度的所述第一介質層。
4.根據權利要求3所述的形成金屬互連結構的方法，其特征在于，利用Cl2及BCl3刻蝕所述硬掩膜層及部分厚度的所述第一介質層；所述硬掩膜層的厚度介于之間。
5.根據權利要求3所述的形成金屬互連結構的方法，其特征在于，利用Cl2、BCl3及N2刻蝕所述導電層；所述導電層的厚度介于之間。
6.根據權利要求1所述的形成金屬互連結構的方法，其特征在于，利用堿性有機溶劑執行至少兩次所述濕法清洗工藝。
7.根據權利要求6所述的形成金屬互連結構的方法，其特征在于，每次所述濕法清洗工藝的時長均介于1190s～1210s之間。
8.根據權利要求1所述的形成金屬互連結構的方法，其特征在于，所述第一介質層的厚度介于之間；所述溝槽的高度介于之間。
9.根據權利要求1至8中任一項所述的形成金屬互連結構的方法，其特征在于，所述第一插塞及第二插塞的材質均為鎢；所述硬掩膜層的材質為氧化硅、氮化硅或者氮氧化硅。
10.根據權利要求1所述的形成金屬互連結構的方法，其特征在于，所述第一介質層包括依次形成的氮化硅層、硼摻雜氧化硅層及氧化硅層。
該專利技術資料僅供研究查看技術是否侵權等信息，商用須獲得專利權人授權。該專利全部權利屬于上海華虹宏力半導體制造有限公司，未經上海華虹宏力半導體制造有限公司許可，擅自商用是侵權行為。如果您想購買此專利、獲得商業授權和技術合作，請聯系【客服】
本文鏈接：http://www.szxzyx.cn/pat/books/201910399066.5/1.html，轉載請聲明來源鉆瓜專利網。
- 同類專利
- 專利分類
H01L 半導體器件；其他類目中不包括的電固體器件
H01L21-00 專門適用于制造或處理半導體或固體器件或其部件的方法或設備
H01L21-02 .半導體器件或其部件的制造或處理
H01L21-64 .非專門適用于包含在H01L 31/00至H01L 51/00各組的單個器件所使用的除半導體器件之外的固體器件或其部件的制造或處理
H01L21-66 .在制造或處理過程中的測試或測量
H01L21-67 .專門適用于在制造或處理過程中處理半導體或電固體器件的裝置；專門適合于在半導體或電固體器件或部件的制造或處理過程中處理晶片的裝置
H01L21-70 .由在一共用基片內或其上形成的多個固態組件或集成電路組成的器件或其部件的制造或處理；集成電路器件或其特殊部件的制造
