[發(fā)明專利]電子封裝

在審

• 申請?zhí)枺?/td>: 201910387824.1
• 申請日: 2019-05-10
• 公開（公告）號: CN110504221A
• 公開（公告）日: 2019-11-26
• 發(fā)明（設(shè)計）人: 林岷臻;李怡慧;周哲雅;陳南誠
• 申請（專利權(quán)）人: 聯(lián)發(fā)科技股份有限公司
• 主分類號: H01L23/12
• 分類號: H01L23/12;H01L23/488
• 代理公司: 11111 北京市萬慧達律師事務(wù)所
• 代理人: 陳良;沈美麗<國際申請>=<國際公布>=

本發(fā)明提供了一種電子封裝。該電子封裝包括矩形的封裝基板和芯片封裝。該芯片封裝包括第一高速接口電路裸晶，安裝在封裝基板的上表面上，其中芯片封裝與封裝基板具有同軸配置，且芯片封裝相對于封裝基板具有角度偏移。根據(jù)本發(fā)明的電子封裝，可以減輕信號扭曲和改善信號延遲，提高芯片封裝的電性能。

技術(shù)領(lǐng)域

本發(fā)明總體上涉及用于高數(shù)據(jù)速率(high-data rate)通信應(yīng)用的半導體封裝領(lǐng)域。更具體地，本發(fā)明涉及一種電子封裝，其包括具有高速信號處理電路的芯片封裝，高速信號處理電路可諸如用于從串行通信鏈路發(fā)送和接收數(shù)據(jù)的串行器/串并轉(zhuǎn)換器(serializer/deserializer，SerDes)電路。

背景技術(shù)

通常，數(shù)據(jù)通信網(wǎng)絡(luò)包括多個通信設(shè)備和用于將這些通信設(shè)備互連或聯(lián)網(wǎng)的連接基礎(chǔ)設(shè)施或介質(zhì)。通信設(shè)備可以包括嵌入式控制器。通信設(shè)備可以與操作在千兆每秒(Gigabit-per-second，Gbps)數(shù)據(jù)速率(例如，56Gbps或112Gbps)下的高速模擬串行數(shù)據(jù)接口或端口連接。根據(jù)已知的數(shù)據(jù)傳輸標準配置串行數(shù)據(jù)接口。連接基礎(chǔ)設(shè)施能夠與這種高速模擬串行數(shù)據(jù)接口交互。

在電子系統(tǒng)中使用高速串行通信鏈路的情況在持續(xù)增長。如本領(lǐng)域中已知的，高速數(shù)據(jù)鏈路經(jīng)由傳輸線(transmission line)從一個位置向另一個位置傳輸數(shù)據(jù)。這些數(shù)據(jù)鏈路可以包括串行器/串并轉(zhuǎn)換器(即SerDes)數(shù)據(jù)鏈路，其以并行格式(parallelformat)接收數(shù)據(jù)并將數(shù)據(jù)轉(zhuǎn)換為串行格式(serial format)以進行高速傳輸。SerDes數(shù)據(jù)鏈路可以是通信系統(tǒng)中底板(backplane)的一部分。

然而，包含SerDes電路的用于高數(shù)據(jù)速率通信應(yīng)用的現(xiàn)有技術(shù)芯片封裝，通常遭受由信號扭曲(signal skew)或信號延遲引起的所謂的SerDes損耗，這反過來惡化了芯片封裝的電性能。

發(fā)明內(nèi)容

本發(fā)明的一個目的是提供一種用于高數(shù)據(jù)速率通信應(yīng)用的改進的半導體電子封裝，其能夠減少信號扭曲或信號延遲，從而改善半導體電子封裝的電性能。

根據(jù)一個實施例，公開了一種電子封裝。該電子封裝包括矩形的封裝基板和芯片封裝。該芯片封裝包括第一高速接口電路裸晶，安裝在封裝基板的上表面上，其中芯片封裝與封裝基板具有同軸配置，且芯片封裝相對于封裝基板具有角度偏移。

根據(jù)一個實施例，芯片封裝在與上表面正交的垂直軸上相對于封裝基板旋轉(zhuǎn)約45度。

第一高速接口電路裸晶包括第一串行器/串并轉(zhuǎn)換器(SerDes)電路塊。

根據(jù)一個實施例，封裝基板的上表面在二維平面中被兩個正交軸劃分成四個象限。第一高速接口電路裸晶包括直接面向封裝基板的頂點的第一邊緣，其中沿著第一邊緣設(shè)置有第一排輸入/輸出(I/O)焊盤。第一高速接口電路裸晶包括垂直于第一邊緣的第二邊緣，其中沿著第二邊緣設(shè)置有第二排I/O焊盤。

沿著在封裝基板的頂點處接合的兩個側(cè)邊布置有第一組焊球，并且其中在封裝基板的上表面上的四個象限中的其中一個象限內(nèi)，第一排I/O焊盤分別通過多個第一跡線電連接到第一組焊球。

沿著在封裝基板的頂點處接合的兩個側(cè)邊其中之一布置有第二組焊球，并且其中在封裝基板的上表面上的四個象限中的其中一個象限內(nèi)，第二排I/O焊盤分別通過多個第二跡線電連接到第二組焊球。

電子封裝還包括靠近所述第一高速接口電路裸晶的第二高速接口電路裸晶。第二高速接口電路裸晶包括第二SerDes電路塊。第一高速接口電路裸晶通過再分配層結(jié)構(gòu)電連接到第二高速接口電路裸晶。

根據(jù)一個實施例，公開了一種電子封裝。該電子封裝包括矩形封裝基板以及包括第一高速接口電路裸晶的芯片封裝。該芯片封裝安裝在封裝基板的上表面上，其中第一高速接口電路裸晶的多個I/O焊盤分別通過所述封裝基板的所述上表面上的四個象限中的其中一個象限內(nèi)的多個跡線電連接到所述封裝基板的焊球。