[發明專利]用于在采用事務存儲器的系統中管理緩存結構的技術

無效

• 申請號: 201910383150.8
• 申請日: 2019-04-30
• 公開（公告）號: CN110471617A
• 公開（公告）日: 2019-11-19
• 發明（設計）人: 達米安·紀堯姆·皮埃爾·帕耶特;盧卡斯·加西亞;納塔利亞·邦達倫科;斯特凡諾·吉吉尼
• 申請（專利權）人: Arm有限公司
• 主分類號: G06F3/06
• 分類號: G06F3/06;G06F9/46
• 代理公司: 11258 北京東方億思知識產權代理有限責任公司
• 代理人: 林強<國際申請>=<國際公布>=<進入國

本公開描述了用于在采用事務存儲器的系統中管理緩存結構的技術。裝置包括處理電路和緩存結構，該處理電路用于響應于指令而執行數據處理操作，該處理電路包括事務存儲器支持電路，用于支持事務執行，并且該緩存結構包括用于存儲供處理電路訪問的數據的多個緩存條目。每個緩存條目具有與其相關聯的分配標簽，并且分配標簽控制電路被提供以控制多個分配標簽的使用并且維持這些分配標簽中的每個分配標簽的當前狀態的指示。事務存儲器支持電路被布置為當在事務期間要寫入選擇的緩存條目中的初始數據時，使初始數據的備份副本存儲在進一步的緩存條目中，并且使分配標簽控制電路將該進一步的緩存條目與針對事務所選的選擇的分配標簽相關聯。

技術領域

本公開涉及用于在采用事務存儲器的系統中管理緩存結構的技術。

背景技術

數據處理系統可以執行多個數據處理線程。線程可以在相同的處理單元上執行，或在數據處理系統內的單獨的處理單元上執行。有時，線程可能需要訪問共享資源，并且數據處理操作的性質可能使得一旦線程開始與共享資源交互，則可能需要使用該資源以原子方式完成一組操作，而沒有另一線程同時訪問資源。

在這種情況下，不是采用基于鎖的機制來控制對至少一個目標資源的排他性訪問，為了處理訪問共享資源的線程之間的沖突而開發的技術涉及使用事務存儲器支持。具體地，數據處理系統可以設置有事務存儲器支持電路，用于支持事務的執行，該事務包括推測地執行的指令序列，并且處理電路被配置為防止提交推測地執行的指令的結果，直到事務已經到達事務結束點。如果有必要在到達事務結束點之前中止事務，例如因為另一線程正在執行沖突訪問，則必須能夠將處理器的狀態恢復到事務開始之前存在的狀態。

這可能產生關于緩存結構內的數據值的緩存的一些問題。具體地，在已知系統中，必須首先將在事務期間要寫入的任何緩存行的內容復制到存儲器中(主存儲器或較低級別存儲器層級(例如在緩存結構和主存儲器之間的中間級緩存))，因此，如果事務中止，則可以使受影響的緩存行無效，而不會丟失在執行事務之前存在的原始數據。然而，當嘗試重試事務時，這會對性能產生重大影響，因為此時需要將數據從存儲器重新獲取到緩存中。此外，在事務期間在執行與相關數據有關的寫入之前確保該相關數據被復制在存儲器中的要求也具有性能影響，由于在事務期間在寫入相關緩存行之前，可能需要對當前緩存內容之前執行清理操作。

因此，期望提供一種用于在采用事務存儲器的系統中管理緩存結構的更有效的技術。

發明內容

在一個示例配置中，提供了一種裝置，包括：處理電路，用于響應于指令而執行數據處理操作，處理電路包括事務存儲器支持電路，用于支持事務的執行，事務包括推測地執行的指令序列，并且處理電路被配置為防止提交推測地執行的指令的結果，直到事務已經到達事務結束點；緩存結構，包括多個緩存條目，用于存儲供處理電路訪問的數據，每個緩存條目具有與其相關聯的分配標簽；分配標簽控制電路，用于控制多個分配標簽的使用并且維持這些分配標簽中的每個分配標簽的當前狀態的指示；事務存儲器支持電路被布置為：當在事務期間要寫入選擇的緩存條目中的初始數據時，使初始數據的備份副本存儲在進一步的緩存條目中，并且使分配標簽控制電路將該進一步的緩存條目與針對事務所選的選擇的分配標簽相關聯，并且將選擇的分配標簽的當前狀態更新為防止處理電路訪問該進一步的緩存條目的第一狀態；以及如果事務在到達事務結束點之前中止，則事務存儲器支持電路被布置為使選擇的緩存條目無效，并且分配標簽控制電路被布置為將選擇的分配標簽的狀態改變為允許處理電路訪問進一步的緩存條目的第二狀態，從而使得隨后能夠在緩存結構內檢測到針對初始數據的命中，而無需將初始數據重新獲取到緩存結構中。