[發明專利]基于硅納米晶粒束縛的雜質原子晶體管及其制備方法

有效

• 申請號: 201910370982.6
• 申請日: 2019-05-06
• 公開（公告）號: CN110148622B
• 公開（公告）日: 2020-12-15
• 發明（設計）人: 吳歆宇;韓偉華;楊富華
• 申請（專利權）人: 中國科學院半導體研究所;中國科學院大學
• 主分類號: H01L29/06
• 分類號: H01L29/06;H01L21/336;H01L29/786
• 代理公司: 中科專利商標代理有限責任公司 11021
• 代理人: 李佳

本發明公開了一種基于硅納米晶粒束縛的雜質原子晶體管及其制備方法，該雜質原子晶體管至少包括：源區、漏區，對稱分布于一SOI襯底之上；一硅納米線結構，位于SOI襯底之上，連接源區與漏區；一含雜質原子的硅納米晶粒，鑲嵌于硅納米線結構(13)中間的梯形凹槽中。此外，該雜質原子晶體管還包括：絕緣介質薄膜層，制備于所述源區、漏區、硅納米線結構及硅納米晶粒的表面，用于作為絕緣和保護層；一柵極導電條，覆蓋于所述硅納米線結構之上的絕緣介質薄膜層之上；電極結構。本發明提出的基于硅納米晶粒束縛的雜質原子晶體管及其制備方法，不僅能準確定義雜質原子的位置，還能提升雜質晶體管的工作溫度。

技術領域

本發明涉及納米結構晶體管制作領域，尤其涉及一種基于硅納米晶粒束縛的雜質原子晶體管及其制備方法。

背景技術

隨著晶體管的特征尺寸越來越接近其物理極限，溝道內的雜質對器件特性的影響越來越顯著。在有限的局域納米空間中，電離雜質還能夠展現出量子點特性。利用雜質原子作為量子輸運構件的納米結構晶體管成為新的研究熱點。

雜質晶體管中的電離雜質能夠誘導形成量子點，載流子隧穿通過量子點能展現出與單電子晶體管相似的庫侖阻塞效應，但是由于雜質原子的基態能級較淺，難以將量子效應拓展到室溫。

目前一些研究組通過單離子注入技術或掃描隧道顯微鏡(STM)能夠在器件中對雜質原子進行精確定位，并且還在低溫下觀測到許多相關的量子效應。但是，單離子注入和STM針尖技術的工藝過程相對復雜，與傳統CMOS工藝也不是很兼容，并不適合大規模的生產。為了提升雜質晶體管的工作溫度，可以通過增強量子限制效應和介電限制效應來增大雜質電離能，但是受工藝條件的限制，進一步減小納米線尺寸是個很大的挑戰。而運用雜質原子之間的耦合作用來加深基態能級這種方法難以控制耦合雜質原子的數目和間距，且雜質原子在溝道空間中的位置也難以確定。

例如，用亞10nm的硅納米晶粒作為導電通道的單電子晶體管，由于納米晶粒能夠自然形成超小尺寸庫侖島，能在室溫下能觀測到單電子隧穿效應。然而，這些硅納米晶粒自形成的庫侖島難以控制其具體尺寸以及在溝道中形成的位置。同時，采用場發射掃描探針光刻(FE-SPL)技術在SiO₂層中嵌入雜質原子，可以形成點接觸式的量子點晶體管，且位于SiO₂層中的雜質原子具有更深的量子點勢阱結構，能夠限制電子的熱激活輸運。

基于此，本發明提出了一種在硅納米線刻蝕的凹槽中鑲嵌硅納米晶粒的器件結構。如果硅納米晶粒中含有雜質原子，且硅納米晶粒的表面被介質層所包裹，那么雜質原子將受到硅納米晶粒的空間局域化限制和介電限制。該雜質原子電離后將作為量子點工作單元進行工作。

發明內容

(一)要解決的技術問題

有鑒于此，本發明的目的在于提供一種基于硅納米晶粒束縛的雜質原子晶體管及其制備方法，制備得到的硅納米線結構中含有硅納米晶粒，實現對器件中雜質原子的位置的控制，提升雜質晶體管的工作溫度。

(二)技術方案

本發明提供了一種基于硅納米晶粒束縛的雜質原子晶體管，該雜質原子晶體管至少包括：

一源區11、一漏區12，對稱分布于一SOI襯底10之上；

一硅納米線結構13，位于SOI襯底10之上，連接源區11與漏區12；以及

一含雜質原子的硅納米晶粒14，鑲嵌于硅納米線結構13中間的梯形凹槽中。

此外，該雜質原子晶體管還包括：

絕緣介質薄膜層，制備于所述源區11、漏區12、硅納米線結構13及硅納米晶粒14的表面，用于作為絕緣層和保護層；

一柵極導電條15，覆蓋于所述硅納米線結構13之上的絕緣介質薄膜層之上；以及

電極結構，包括：